Quartus, как сгенерировать simulation model для блока Design partiton?, Но без IO буферов внутри. Опции

[RobFPGA]

Приветствую!

Постигаю задр...а премудрости Quartus.
Возникла необходимость экспортировать design partition модуль и заодно сгенерировать simulation model для него.
Если просто задать этот модуль как top и сгенерировать для него модель с помощью quartus_eda
то естественно в модели будут IO буфера которые мне не нужны.
А как сгенерировать такую модель для модуля лежащего ниже по иерархии я с наскока не нашел .

Помогите бедному "студенту".

Успехов! Rob.

[EugeneS]

Приветствую!

Постигаю задр...а премудрости Quartus.
Возникла необходимость экспортировать design partition модуль и заодно сгенерировать simulation model для него.
Если просто задать этот модуль как top и сгенерировать для него модель с помощью quartus_eda
то естественно в модели будут IO буфера которые мне не нужны.
А как сгенерировать такую модель для модуля лежащего ниже по иерархии я с наскока не нашел .

Помогите бедному "студенту".

Успехов! Rob.

Зачем задавать модуль как top, когда можно сделать design partition и экспортировать его как .qxp
(не забыв проверить что отмечен Post-Synthesis netlist)?