Как работают скоростные дифф линии?, CSI-2 D-PHY Опции

[AVR]

Доброго времени суток!
У меня неудобный вопрос, который постыдно задавать, но вот я понимаю как работают обычные линии IO, представляю как работают мультигигабитные SERDESы.
Но у меня нет понятия, как работают быстрые дифференциальные линии в ПЛИС, пока не было опыта, но сейчас надо освоить.
Я так понимаю, к каждой (или один на несколько пар?) такой быстрой дифф паре приставлен, если рассматривать Xilinx, такой компонент как ISERDESE2.
И такой компонент надо тактировать на целевой частоте, но данные будут поступать на 1/8 частоте, которая получена из исходной высокой путем простого деления?

Сложнее для понимания прием таких сигналов, хотя такой задачи пока не стоит. Как осуществляется синхронизация? Нужно самостоятельно подкручивать фазу?
Извините, если вопросы новичка, и вообще не в тот раздел - перенесите тогда, пожалуйста.

[AVR]

Дело идет к практике. Не знаю, возможно стоили бы создать отдельную тему, но и сюда тоже подходит.

Про сериализацию через ISERDESE2 я понял.
Но выяснилось что нужно не просто сериализовать сигнал и выдать его как дифф пару, но и поднять ее на смещение 200 мВ с размахом 200 мВ, чтобы сигнал болтался от 100 до 300 мВ.

Смещение 200 мВ мне схемотехники уже подсказали как ввести, а как заставить выход SERDES давать размах лишь 200 мВ?

[XVR]

Но выяснилось что нужно не просто сериализовать сигнал и выдать его как дифф пару, но и поднять ее на смещение 200 мВ с размахом 200 мВ, чтобы сигнал болтался от 100 до 300 мВ.
Смещение 200 мВ мне схемотехники уже подсказали как ввести, а как заставить выход SERDES давать размах лишь 200 мВ?

Смотрите xapp894 от Xilinx (там не только размах и смещение нужно, там ещё есть низкоскоростной канал, он тоже нужен)
Ещё - https://github.com/twlostow/dsi-shield

[AVR]

Смотрите xapp894 от Xilinx (там не только размах и смещение нужно, там ещё есть низкоскоростной канал, он тоже нужен)

Да, про низкоскоростной я в курсе. Там есть figure 6, вроде понятно как делать.
Спасибо, это ценная информация, как-то не попадалось.

А из того перечня стандартов LVDSов у Xilinx ничего не подходит вам?

Дело в размахе всего 200 мВ и смещении 200 мВ. Хоть убейте, не пойму для чего это было сделано: зачем смещение, хотя малый размах мне еще понятен.