Таймер для генерации импульсов Опции

[lomy]

Здравствуйте, уважаемые коллеги.
Прошу помочь с решением задачи. Сразу оговорюсь, что я инженер-схематехник, и практического опыта программирования микроконтроллеров у меня нет. Задача такая, используя микроконтроллер STM32L476RG (можно другой серии, главное STM32) нужно генерировать сигнал на двух портах микроконтроллера как на прикрепленном изображении. Сигналы должны быть обязательно синхронизированы.

На данный момент я уже попытался по-разному решить эту задачу несколькими способами, в каждом из которых столкнулся с проблемами, опишу их:
Способ 1: активировал два таймера (ведущий и ведомый), один отсчитывает длинные периоды по 15 мс и тактирует второй, который в режиме one pulse генерирует прямой и комплементарный сигнал, проблема состоит в том, что в инверсном канале, когда таймер 2 «бездействует» устанавливается 1 (это правильно по логике работы инверсного канала, но не удовлетворяет решению)

Способ 2: активировал два таймера, один отсчитывает длинные периоды по 15 мс второй считает короткие полупериоды 0,5 мкс порты переключаю вручную в обработчике прерываний, получается, довольно криво. Синхронизировать два канала не удается (сгенерированные импульсы смещены друг относительно друга)
Способ 3: активировал 3 таймера один отсчитывает длинные периоды по 15 мс и тактирует второй, который генерирует два импульса и тактирует третий таймер, который генерирует одиночный импульс, проблема в том, что все это почему-то работает только с тактовой частотой контроллера 80 МГц, стоит только начать настраивать частоты тактирования контроллера или самих таймеров как все разваливается.
Если у кого то есть идеи или готовое решение, пожалуйста, ответьте.

[e-serg]

Вариант, проверен на stm32f107 такт таймера 1мкс.
у таймера используются два канала сравнения, два канала DMA, две таблицы в памяти.
по сравнению одного канала таймера, DMA транзакция из таблицы в GPIOx->BSRR устанавливаю или сбрасываю нужные пины выбранного порта.
по сравнению другого канала, DMA burst из второй таблицы выбирается следующие два значения для каналов сравнения таймера.
каналы срабатывают одновременно.

[jcxz]

Вариант, проверен на stm32f107 такт таймера 1мкс.
у таймера используются два канала сравнения, два канала DMA, две таблицы в памяти.

Сто раз уже эту байду обсуждали...
Никакой жёсткой синхронности такой метод не даёт, только с точностью +-трамвайная остановка и в тепличных условиях (когда CPU остановлен/спит, никакие другие bus-master-ы в системе не работают).
Достаточно хоть немного подумать головой что будет если в момент когда DMA нужно что-то переслать в GPIO-порт, шина окажется занятой (хоть всего на пару тактов). Будет постоянный джиттер фронтов сигналов, зависящий от приоритета DMA-каналов, работы других bus-master-ов в системе, кода выполняемого CPU, пятен на солнце...

[e-serg]

Сто раз уже эту байду обсуждали...
Никакой жёсткой синхронности такой метод не даёт, только с точностью +-трамвайная остановка и в тепличных условиях (когда CPU остановлен/спит, никакие другие bus-master-ы в системе не работают).
Достаточно хоть немного подумать головой что будет если в момент когда DMA нужно что-то переслать в GPIO-порт, шина окажется занятой (хоть всего на пару тактов). Будет постоянный джиттер фронтов сигналов, зависящий от приоритета DMA-каналов, работы других bus-master-ов в системе, кода выполняемого CPU, пятен на солнце...

Ну ну, там вполне измеряемый и вычисляемый джиттер, трамвайная остановка, это в прерывании ноги переключать.
Пятна на солнце призывать не надо, в системе не всегда один голый микроконтроллер.