реклама на сайте
подробности

 
 
> Artix-7. Использование 2х DDR3: основная/резервная
sf9
сообщение Mar 27 2018, 08:02
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 35
Регистрация: 30-10-07
Из: Москва
Пользователь №: 31 896



Коллеги, возник вопрос, связанный с использованием в проекте с ПЛИС Artix-7 XC7A200TFFG1156-2 двух независимых DDR3 MT41J128M16JT-125.
По ТЗ необходимо предусмотреть две отдельные микросхемы DDR для повышения надежности системы.
Идея заключается в том, что при старте системы выполняется проверка DDR методом чтения/записи.
Если тест пройден успешно, в MicroBlaze запускается основная программа. Если тест закончился неудачно, нужно переключиться на вторую DDR, проверить ее и работать с ней.
Иначе - плата признается неисправной. DDR используется MicroBlaze для кеширования.
Вопрос состоит в том, можно ли программно выполнить выбор DDR, с которой нужно работать системе?
Достаточно ли для этого одной прошивки или нужно организовать хранение 2х прошивок для первой или второй DDR?

Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Burenkov Sergey
сообщение Mar 27 2018, 11:00
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 86
Регистрация: 10-01-13
Пользователь №: 75 145



Цитата(sf9 @ Mar 27 2018, 11:02) *
DDR используется MicroBlaze для кеширования.
Вопрос состоит в том, можно ли программно выполнить выбор DDR, с которой нужно работать системе?
Достаточно ли для этого одной прошивки или нужно организовать хранение 2х прошивок для первой или второй DDR?

Микроблейз у вас работает на ончип памяти? Я имею ввиду код, стек, куча и тд? Обычно кэш это кусок ончип памяти, куда складываются данные из медленной DDR. Каким образом у вас кеширование производится?
Go to the top of the page
 
+Quote Post
sf9
сообщение Mar 27 2018, 11:23
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 35
Регистрация: 30-10-07
Из: Москва
Пользователь №: 31 896



Цитата(Burenkov Sergey @ Mar 27 2018, 14:00) *
Микроблейз у вас работает на ончип памяти? Я имею ввиду код, стек, куча и тд? Обычно кэш это кусок ончип памяти, куда складываются данные из медленной DDR. Каким образом у вас кеширование производится?

Сергей, используется загрузчик, который выгружает исполняемый код для McBlaze из Flash в DDR.
Настройки в .ld файле (при компиляции) выполнены для работы из DDR.
Кэширование задается при сборке платформы в настройках коры McBlaze, область памяти, как у DDR.

Сообщение отредактировал sf9 - Mar 27 2018, 11:25
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- sf9   Artix-7. Использование 2х DDR3: основная/резервная   Mar 27 2018, 08:02
- - Flip-fl0p   Цитата(sf9 @ Mar 27 2018, 12:02) Идея зак...   Mar 27 2018, 08:12
|- - sf9   Цитата(Flip-fl0p @ Mar 27 2018, 11:1...   Mar 27 2018, 08:22
- - nice_vladi   Цитата(sf9 @ Mar 27 2018, 09:02) Коллеги,...   Mar 27 2018, 08:27
|- - sf9   Цитата(nice_vladi @ Mar 27 2018, 11:27) Я...   Mar 27 2018, 08:36
|- - iosifk   Цитата(nice_vladi @ Mar 27 2018, 11:27) Я...   Mar 27 2018, 08:40
- - RobFPGA   Приветствую! Цитата(sf9 @ Mar 27 2018, 1...   Mar 27 2018, 09:17
|- - sf9   Цитата(RobFPGA @ Mar 27 2018, 12:17) Прив...   Mar 27 2018, 09:24
|- - iosifk   Цитата(sf9 @ Mar 27 2018, 12:24) Спасибо ...   Mar 27 2018, 09:35
|- - sf9   Цитата(iosifk @ Mar 27 2018, 12:35) так в...   Mar 27 2018, 09:48
||- - RobFPGA   Приветстствую! Цитата(sf9 @ Mar 27 2018,...   Mar 27 2018, 10:46
|- - iosifk   Цитата(iosifk @ Mar 27 2018, 12:35) В одн...   Mar 27 2018, 12:11
- - Burenkov Sergey   Цитата(sf9 @ Mar 27 2018, 14:23) Сергей, ...   Mar 27 2018, 11:50
- - sf9   Цитата(Burenkov Sergey @ Mar 27 2018, 14...   Mar 28 2018, 07:08
- - Burenkov Sergey   Цитата(sf9 @ Mar 28 2018, 10:08) Спасибо...   Mar 28 2018, 07:32


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 14:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01368 секунд с 7
ELECTRONIX ©2004-2016