Artix-7. Использование 2х DDR3: основная/резервная Опции

[sf9]

Коллеги, возник вопрос, связанный с использованием в проекте с ПЛИС Artix-7 XC7A200TFFG1156-2 двух независимых DDR3 MT41J128M16JT-125.
По ТЗ необходимо предусмотреть две отдельные микросхемы DDR для повышения надежности системы.
Идея заключается в том, что при старте системы выполняется проверка DDR методом чтения/записи.
Если тест пройден успешно, в MicroBlaze запускается основная программа. Если тест закончился неудачно, нужно переключиться на вторую DDR, проверить ее и работать с ней.
Иначе - плата признается неисправной. DDR используется MicroBlaze для кеширования.
Вопрос состоит в том, можно ли программно выполнить выбор DDR, с которой нужно работать системе?
Достаточно ли для этого одной прошивки или нужно организовать хранение 2х прошивок для первой или второй DDR?

[Burenkov Sergey]

DDR используется MicroBlaze для кеширования.
Вопрос состоит в том, можно ли программно выполнить выбор DDR, с которой нужно работать системе?
Достаточно ли для этого одной прошивки или нужно организовать хранение 2х прошивок для первой или второй DDR?

Микроблейз у вас работает на ончип памяти? Я имею ввиду код, стек, куча и тд? Обычно кэш это кусок ончип памяти, куда складываются данные из медленной DDR. Каким образом у вас кеширование производится?

[sf9]

Микроблейз у вас работает на ончип памяти? Я имею ввиду код, стек, куча и тд? Обычно кэш это кусок ончип памяти, куда складываются данные из медленной DDR. Каким образом у вас кеширование производится?

Сергей, используется загрузчик, который выгружает исполняемый код для McBlaze из Flash в DDR.
Настройки в .ld файле (при компиляции) выполнены для работы из DDR.
Кэширование задается при сборке платформы в настройках коры McBlaze, область памяти, как у DDR.

Сообщение отредактировал sf9 - Mar 27 2018, 11:25

[Burenkov Sergey]

Сергей, используется загрузчик, который выгружает исполняемый код для McBlaze из Flash в DDR.
Настройки в .ld файле (при компиляции) выполнены для работы из DDR.
Кэширование задается при сборке платформы в настройках коры McBlaze, область памяти, как у DDR.

Наверное две отдельные прошивки не нужны. Сделайте общее адресное пространство для обеих микросхем, и две сборки софта где просто разные регионы будут указаны. Бутлоадер у вас должен стартовать из ончип, проверять микросхемы и загружать тот hex который соответствует рабочей памяти.
Ну и в коде MB нельзя будет писать в память по абсолютным адресам, только по смещениям внутри регионов

Сообщение отредактировал Burenkov Sergey - Mar 27 2018, 11:52

[sf9]

Наверное две отдельные прошивки не нужны. Сделайте общее адресное пространство для обеих микросхем, и две сборки софта где просто разные регионы будут указаны. Бутлоадер у вас должен стартовать из ончип, проверять микросхемы и загружать тот hex который соответствует рабочей памяти.
Ну и в коде MB нельзя будет писать в память по абсолютным адресам, только по смещениям внутри регионов

Спасибо! Очень интересная идея. Вы уже пробовали собирать подобный проект?

[Burenkov Sergey]

Спасибо! Очень интересная идея. Вы уже пробовали собирать подобный проект?

Я в основном с альтерой работаю. Когда то давно я делал проект где ниос стартовал из ончип и потом запускалась "большая" прошивка из ddr