Цитата(bogaev_roman @ Apr 3 2018, 15:05)

Если есть какие-либо идеи - с радостью выслушаю.
у вас либо случайный дефект источника питания ядра на конкретной плате, либо системный дефект схематики узла питания ядра
первое выявляется отключением всех потребителей с источника и проверкой на расчетные параметры калиброванной нагрузкой
второе проверяется загрузкой во все фпга на любой из партии плат прошивки с синтетической нагрузкой, например групповые сдвиги и счетчики, чтобы внутри все двигалось и переключалось
и не хватает информации о структуре питания - все ядра на платах питаются с одного источника или с раздельных? мощности по входу на плату хватает?