Ведущий конструктор печатных плат (тополог), Проектирование топологии МПП 3-5 класса, содержащих BGA-компоненты Опции

[giorgos georgiad...]

Компания, выпускающая промышленные тестеры для контроля параметров электронных компонентов и интегральных схем, приглашает ведущего конструктора печатных плат (тополога).

Проектируемые тестеры — современные многоканальные устройства, в составе которых аналоговые модули (входные цепи, программируемые генераторы и источники питания) и цифровые блоки (ПЛИС, ОЗУ, устройства сопряжения с рабочей станцией).

Чем занимается наш тополог?
• Обсуждает конструктив узла, компоновку элементов с командой проектирования (схемотехники, конструкторы), выбирает геометрию печатной платы и формирует условия на трассировку.
• Разрабатывает топологию цифровых многослойных печатных плат (МПП 3−5 класс, до 20 слоев), содержащих корпуса компонентов с высокой плотностью контактов (BGA). Учитывает требования к высокоскоростным интерфейсам до 25 Гбит/с (PCIe, USB и др.), а также требования по таймингам.
• Разрабатывает топологию аналоговых МПП, содержащих в том числе высокоскоростные ЦАП и АЦП.
• Выпускает конструкторскую документацию на разработанные МПП, сопровождает их изготовление.

Ожидаем от специалиста
• Оконченное профильное высшее техническое образование.
• Уверенные знания технологических процессов производства МПП и монтажа компонентов.
• Знание основ электроники и схемотехники, общие знания номенклатуры современных электронных компонентов.
• Свободное владение Mentor Graphics, PCAD, Altium Designer; желательно знание HyperLinx и SolidWorks.
• Английский язык в объеме, достаточном для чтения технических спецификаций.

Мы предлагаем
Участие в создании современных устройств, уверенно конкурирующих с аналогичными на рынке. Работу в профессиональной команде.

Заработная плата 90–130 тыс. после вычета, обсуждается с конкретным специалистом. Оформление в полном соответствии с ТК РФ. Полный рабочий день, 5/2. Плавающее начало рабочего дня: 08:00–10:00.
Работа в Москве (юго-запад). Современный, хорошо оснащенный проектный офис.

Резюме присылайте на g.georgiadis@inbox.ru (Георгий)

[Линь]

Чем занимается наш тополог?
• Обсуждает конструктив узла, компоновку элементов с командой проектирования (схемотехники, конструкторы), выбирает геометрию печатной платы и формирует условия на трассировку.
• Разрабатывает топологию цифровых многослойных печатных плат (МПП 3−5 класс, до 20 слоев), содержащих корпуса компонентов с высокой плотностью контактов (BGA). Учитывает требования к высокоскоростным интерфейсам до 25 Гбит/с (PCIe, USB и др.), а также требования по таймингам.
• Разрабатывает топологию аналоговых МПП, содержащих в том числе высокоскоростные ЦАП и АЦП.
• Выпускает конструкторскую документацию на разработанные МПП, сопровождает их изготовление.

Все вроде в адеквате в отличии от схемщиков и конструкторов, но зачем 20 (!!!) слойки?! Вы цену таких ПП представляете?
90% проектов на БГА ложатся на тривиальные 4)), а 99% в 6 наверняка. Сам рисовал))
Или в проектах все БГА более 256?! И надо лепить сплошное заполнение площади плат?! Но извините, это ни хера работать не будет

Сообщение отредактировал Линь - Apr 6 2018, 19:35

[Aner]

Все вроде в адеквате в отличии от схемщиков и конструкторов, но зачем 20 (!!!) слойки?! Вы цену таких ПП представляете?
90% проектов на БГА ложатся на тривиальные 4)), а 99% в 6 наверняка. Сам рисовал))
Или в проектах все БГА более 256?! И надо лепить сплошное заполнение площади плат?! Но извините, это ни хера работать не будет

Думаю неверно с процентами тут написал. Количество рядов шариков определяет требуемое количество слоёв, также по какому классу, технологии должны сделать плату. Все там уже в стандартах.
Шаг вправо, шаг влево от стандарта и ни один производитель не возмется делать такие платы. Ну и производство многослоек дешевеет с каждым годом.

[Линь]

Думаю неверно с процентами тут написал. Количество рядов шариков определяет требуемое количество слоёв, также по какому классу, технологии должны сделать плату. Все там уже в стандартах.
Шаг вправо, шаг влево от стандарта и ни один производитель не возмется делать такие платы. Ну и производство многослоек дешевеет с каждым годом.

Личная практика гласит, что обычно удается укладываться в правило S=N/10, где S это количество слоев МПП, N количество выводов BGA
Но таки да, монструозные м/с с количеством выводов более 600 попадаются редко, но у них обычно 90% выводов - это питание

[Uree]

Личная практика гласит, что обычно удается укладываться в правило S=N/10, где S это количество слоев МПП, N количество выводов BGA
Но таки да, монструозные м/с с количеством выводов более 600 попадаются редко, но у них обычно 90% выводов - это питание

Это только Ваша практика, не более того.
Ну и насчет 90% питания ерунду пишете. Возьмите что-нибудь вроде ug475.pdf от Xilinx и посмотрите на диаграммы чипов. Хорошо, если расклад 50/50, а часто сигнальных уже больше, чем питаний.