Разрядность ЦАП Опции

[kopterr]

Добрый день! Возник такой вопрос - как можно проверить (измерить/доказать) что разрядность разрабатываемого нашей конторы ЦАП именно та что указано в ТЗ (16бит)? И вообще измеряется ли данная величина или выводиться из сопутствующих параметров? ENOB понятно можно вывести измерив SINAD или SNR, но это эффективная разрядность а в ТЗ стоит просто - "разрядность - 16бит".

[kopterr]

Есть конечно слабая надежда что удастся отделаться словами "гарантируется разработкой", но как говорят местные старожилы у начальства подход такой что в ТЗ написано то и промерять/доказывать по результату разработки (методики проверки и все такое). И раз написано ЦАП разрядность 16 бит извольте в методике испытаний написать как это доказать. Вот такой подход. Как остальные параметры померить понятно, а вот именно этот черт знает даже местные старожилы не в курсе.
Вольтметром конечно можно но там уровень ступени будет около 50мкВ в шумах все потеряется.

[blackfin]

Вольтметром конечно можно но там уровень ступени будет около 50мкВ в шумах все потеряется.

Вы же не ограничены временем измерения, поэтому можете измерять каждую ступеньку миллион раз, а потом сделать усреднение. Это даст выигрыш по С/Ш в тысячу раз.

[jcxz]

Вы же не ограничены временем измерения, поэтому можете измерять каждую ступеньку миллион раз, а потом сделать усреднение. Это даст выигрыш по С/Ш в тысячу раз.

Никакие измерения "по выходу" разрядности ЦАП не доказывают.
На месте "начальства" бедолаги могу предположить, что:
а) ЦАП по настоящему 15-разрядный, а при выдаче некоего уровня ПО внутри делает меандр из двух соседних уровней, таким образом получая среднее. Чем докажете что это не так?
б) ЦАП по настоящему 17-разрядный, а при выдаче последовательных уровней все нечётные - пропускаются. Чем докажете что это не так?

Вы же не ограничены временем измерения, поэтому можете измерять каждую ступеньку миллион раз, а потом сделать усреднение. Это даст выигрыш по С/Ш в тысячу раз.

При времени усреднения в миллион раз, я вам на 1-битном "ЦАП" сделаю все 2^16 уровней! Про ШИМ слыхали?
Чем докажете что там внутри не 16 бит?

Не перегибайте палку. Пользователю всегда приятно иметь хорошую разрядность у вашего или их ЦАП или АЦП..

Пользователю важны полезные функции устройства, а не метод их реализации.
А как они будут обеспечены: 16-разрядным ЦАП-ом или менее разрядным с фильтром на выходе - нормальному пользователю по барабану.

[ViKo]

а) ЦАП по настоящему 15-разрядный, а при выдаче некоего уровня ПО внутри делает меандр из двух соседних уровней, таким образом получая среднее. Чем докажете что это не так?
б) ЦАП по настоящему 17-разрядный, а при выдаче последовательных уровней все нечётные - пропускаются. Чем докажете что это не так?
При времени усреднения в миллион раз, я вам на 1-битном "ЦАП" сделаю все 2^16 уровней! Про ШИМ слыхали?
Чем докажете что там внутри не 16 бит?
Пользователю важны полезные функции устройства, а не метод их реализации.
А как они будут обеспечены: 16-разрядным ЦАП-ом или менее разрядным с фильтром на выходе - нормальному пользователю по барабану.

Все написанное переносит ЦАП вглубь устройства, но наружу выдается сигнал с разрядностью те же 16 битов, допустим. И подтвердить их наличие вас так же могут попросить. Т.е. подтвердить обещанную вашим методом разрешающую способность. И вопрос заключается в том, как подтвердить эту разрешающую способность и надо ли. А не в том, на каком принципе работает ваш ЦАП.

[jcxz]

И вопрос заключается в том, как подтвердить эту разрешающую способность и надо ли. А не в том, на каком принципе работает ваш ЦАП.

ТС-у ведь надо доказать как раз не разрешающую способность или количество дискретных уровней (которые может обеспечить ЦАП), а некую разрядность.
Это то же самое, что вот разработано устройство, которое мигает лампочкой с некоей частотой. Теперь надо подтвердить требования ТЗ, что данное устройство выполнено внутри на 32-битном CPU. А не 8-битном. Как докажете? Это уже не говоря что такое требование - бред.

[kopterr]

ТС-у ведь надо доказать как раз не разрешающую способность или количество дискретных уровней (которые может обеспечить ЦАП), а некую разрядность.
Это то же самое, что вот разработано устройство, которое мигает лампочкой с некоей частотой. Теперь надо подтвердить требования ТЗ, что данное устройство выполнено внутри на 32-битном CPU. А не 8-битном. Как докажете? Это уже не говоря что такое требование - бред.

Про бред абсолютно с вами согласен! Проблема в том что я тут человек новый, а старожилы никогда такого не делали и сами не знают что делать.
Буду начальство пытать на предмет "и как это понимать"! )))

Скорее всего, в вашем случае уместнее говорить об измерении таких параметров интегрального АЦП, как INL и DNL:
[attachment=112138:Screensh...13_28_27.jpg]
См, AN-928.

INL и DNL тоже промерять надо будет. Но как это сделать известно.

Если вопрос стоит так тупо, то:
- подаете на каждый разряд логическую 1(на остальных 0)
- если при подаче напряжение на выходе становится отличным от 0 вольт , значит разряд в наличии и работает.
и так 16 раз.
Для отчета составляете таблицу номер разряда - напряжение.

Выглядит кстати вполне логично, попробую такой вариант начальству предложить.