Цитата(Uree @ Apr 19 2018, 10:55)

Софта Hyperlynx - да, его задача. Функции DDR Batch Simulation - нет, у нее ограниченная функциональность в части именно SI и расширенная в части таймингов сигналов и зависимостей между ними.
Так что если закладываем разрывы плэйнов в этом интерфейсе, то надо брать линии на которых ожидаем проблемы и моделировать более глубоко, с учетом всего, что можно.
По крайней мере таким выглядит подход к реализации DDR Batch Simulation в Hyperlynx.
Согласен с выше сказанным.
HyperLynx это набор инструментов который можно использовать на разных стадиях решения задачи:
1. В HL DRC можно легко и быстро найти возможные проблемные области
2. В HL Advance Solvers можно провести детальный анализ этих областей для установления степени их проблемности и получения модели их поведения для применения в общем моделировании
3. В HL PI провести анализ плейнов питаний, падения напряжения, шумов, развязки, анализ возвратных токов.
4. Ну и наконец в HL SI провести окончательное моделирование\анализ всех цепей платы. В том числе можно провести и смешанный анализ SI\PI\Thermal.
Цитата(EvilWrecker @ Apr 19 2018, 12:41)

Премного благодарен, любопытный документ- если не возражаете позвольте поинтересоваться:
- что означает "Time Per Frequency", как оно считается и что тогда "Total time"
- надо отметить что очень хороший и правильный пример взят(из мира серверов), но как определены области под каждый совлер/метод и что там происходит на границе?
Хорошо что метод солвера приведен, интересно почитать.
В данном случае, насколько я понимаю, время и потребляемая память приведены были просто для наглядного отображения относительной разницы между двумя подходами решения задачи - считать все в Full или разделить расчет на части, там где необходима повышенная точность в Full, а где ее можно уменьшить без существенных искажений в Hybdrid.