Цифровой фильтр, Можно ли получить приемлемый исходник на HDL с помощью MathLab? Опции

[Мур]

Приветствую знатоков.

Прошу подсказку в простом вопросе.
Filter Design & toll в приемлемом варианте фильтра по идее получить исходный код HDL ( Targets -> Generate HDL -> Global Setting-> Ports -> Input data type/Output data type )

ENTITY filter IS
PORT( clk : IN std_logic;
clk_enable : IN std_logic;
reset : IN std_logic;
filter_in : IN real; -- ?????
filter_out : OUT real -- ??????
);
END filter;

Хоть тип шин входа и выхода и выбираешь стандартным STD_LOGIC_VECTOR генерация дает почему-то Real, что обнуляет ценность исходника для прямого применения.

В чем же секрет?

Что я пропустил?...

[Acvarif]

В чем же секрет?

С помощью Матлаб можно получить коэффициенты фильтра.
Если фильтр предполагается использовать в ПЛИС то лучше код написать самостоятельно, подставив в него коэфф из матлаб.
Проверено. Работает.

[Мур]

С помощью Матлаб можно получить коэффициенты фильтра.
Если фильтр предполагается использовать в ПЛИС то лучше код написать самостоятельно, подставив в него коэфф из матлаб.
Проверено. Работает.

Сие известно...
Только последние версии MATLAB претендуют на сквозное проектирование, когда математическая формальность может иметь прямой выход на поведенческое\архитектурное описание на HDL . Причем синтезабельное!...

Древние методы постепенно уходят в историю. Или вы утверждаете, что все это просто рюшечки и бантики?

[Acvarif]

Сие известно...
Только последние версии MATLAB претендуют на сквозное проектирование, когда математическая формальность может иметь прямой выход на поведенческое\архитектурное описание на HDL . Причем синтезабельное!...

Древние методы постепенно уходят в историю. Или вы утверждаете, что все это просто рюшечки и бантики?

Не могу утверждать. Не проверял.
Если там real то код точно не для ПЛИС. real это вроде плавающий формат со знаком.
Прежде чем применить такой код нужно будет обеспечить ему на входе нужный формат данных.
Тоесть входные данные конвертировать из std_logic_vector в real.
А это уже химия. Хотя можно попробывать...

[Мур]

Не могу утверждать. Не проверял.
Если там real то код точно не для ПЛИС. real это вроде плавающий формат со знаком.
Прежде чем применить такой код нужно будет обеспечить ему на входе нужный формат данных.
Тоесть входные данные конвертировать из std_logic_vector в real.
А это уже химия. Хотя можно попробывать...

Это понятно. Вопрос ведь в корректности применения инструментария. Такой ломовой метод ,похоже, ошибочен. Его можно применять в тестировании, как часть бенча. Но нуждаюсь я в том, чтобы меня направили на путь истинный. Он наверняка есть, но надо выдерживать некие каноны этапности и выборочности в Симулинке определенных библиотечных компонент. Надо усвоить прежде всего химию Матлаба, чтобы всю мощь его иметь в друзьях, а не во врагах.

[Acvarif]

Это понятно. Вопрос ведь в корректности применения инструментария. Такой ломовой метод ,похоже, ошибочен. Его можно применять в тестировании, как часть бенча. Но нуждаюсь я в том, чтобы меня направили на путь истинный. Он наверняка есть, но надо выдерживать некие каноны этапности и выборочности в Симулинке определенных библиотечных компонент. Надо усвоить прежде всего химию Матлаба, чтобы всю мощь его иметь в друзьях, а не во врагах.

Про друзья это да.
В свое время тоже пробовал генерить для Xilinx. Также наткнулся на real и все...
Думаю если такой механизм заложен то не для рюшечек. Очевидно придется изучать матчасть..

[RobFPGA]

Приветствую!

Про друзья это да.
В свое время тоже пробовал генерить для Xilinx. Также наткнулся на real и все...
Думаю если такой механизм заложен то не для рюшечек. Очевидно придется изучать матчасть..

Скорее всего нужно формат входов/выходов правильно указывать - для этого надо добавлять в simulink модель соответствующие конвертеры после/перед портами. Ну и при дизайне фильтра указывать параметры fixed point формата.

Успехов! Rob.