bitstream -> netlist -> синтезируемый hdl, Насколько это актуально? Опции

[efg]

Предлагаю обсудить насколько актуальным и коммерчески применимым может быть возможность создания полноценно синтезируемого hdl только по прошивке fpga. Самое очевидное применение это модификация уже готовых closed source устройств. Подобный полностью автоматический инструментарий для virtex 5,6,7 неспешно разрабатывается для собственных (не напрямую коммерческих) целей, точные нетлисты и lut эквиваленты доступны уже достаточно давно. Дальнейшее развитие было бы значительно быстрее при каком либо коммерческом применении.

[MegaVolt]

Предлагаю обсудить насколько актуальным и коммерчески применимым может быть возможность создания полноценно синтезируемого hdl только по прошивке fpga. Самое очевидное применение это модификация уже готовых closed source устройств. Подобный полностью автоматический инструментарий для virtex 5,6,7 неспешно разрабатывается для собственных (не напрямую коммерческих) целей, точные нетлисты и lut эквиваленты доступны уже достаточно давно. Дальнейшее развитие было бы значительно быстрее при каком либо коммерческом применении.

Если смотреть на обычные программы то дезассемблирование является аналогом предложенного к обсуждению.
Соответственно можно предположить что для восстановленноых HDL может быть такое же применение.
- Взлом чужих прошивок. (по хорошему должна быть поддержка внесения мелких изменений в исходный битстрим). HDL только для облегчения анализа.
- Анализ логики работы каких то интересных узлов. (важным является возможность восстанавливать стандартные высокоуровневые библиотечные модули а так же инструменты удобного объединения мелких кусков в нечто большее и осмысленное. Т.е. выделение модулей и иерархических частей.)
- Генерация кастомных прошивок для защиты своего проекта. Когда кодовые данные зашиваются прямо в битрим без раскладки. Аналог 1ого применения но для своей прошивки.

[RobFPGA]

Приветствую!

Если смотреть на обычные программы то дезассемблирование является аналогом предложенного к обсуждению.

Имхо - увы, результат синтеза RTL "немного" отличается от компиляции программы - и если по ассемблеру еще можно (но далеко не всегда) как-то востановить высокоуровневую структуру (довольно мал набор паттернов) - то из gate-level "поднять" наверх что то вменяемое наверно будет нельзя - уж больно сильно размазывается логика дизайна по гейтам.
А ковырять gate-level то еще удовольствие. Я как то пару раз занимался похожим - да и то там был не чистый нетлист а результат после MAP - хоть часть структуры и имен оставалась.

Соответственно можно предположить что для восстановленноых HDL может быть такое же применение.
- Взлом чужих прошивок. (по хорошему должна быть поддержка внесения мелких изменений в исходный битстрим). HDL только для облегчения анализа.

Для сколь нибуть приличного дизайна время и cтоимость такого взлома будет просто нереальна.

- Анализ логики работы каких то интересных узлов. (важным является возможность восстанавливать стандартные высокоуровневые библиотечные модули а так же инструменты удобного объединения мелких кусков в нечто большее и осмысленное. Т.е. выделение модулей и иерархических частей.)

Иногда глядя на исходники RTL не понимаешь что и как должно работать.
Как представлю свой последний дизайн для Virtex7 в виде чистого gate-level и необходимость поменять там что-то - ужас - наверное сегодня ночью не засну.

- Генерация кастомных прошивок для защиты своего проекта. Когда кодовые данные зашиваются прямо в битрим без раскладки. Аналог 1ого применения но для своей прошивки.

Это можно и нужно закладывать на уровне дизайна и частично можно делать уже сейчас имеющимися средствами.

Удачи! Rob.