реклама на сайте
подробности

 
 
> tcl на FPGA, Использование tcl при разработке на FPGA
Alexey_Rostov
сообщение Mar 11 2018, 10:07
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Добрый день! Кто использует при разработке на FPGA tcl скрипты, поделитесь пожалуйста опытом, какие преимущества можно получить за счет использования tcl. Пока обнаружил только преимущество перед gui в виде автоматизации при переносе проектов с одного кристалла на другой. Если можно конкретные примеры.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Alexey_Rostov
сообщение May 13 2018, 10:03
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 28-06-13
Из: Минск, Беларусь
Пользователь №: 77 312



Использую tcl в системе контроля версий для сборки проекта из исходников репозитория, скопированных в локальную папку.

В локальную папку из репозитория залил write_project.tcl файл, полученный из vivado, и набор исходников в папке .../project_1/project_1.src/source_1/new/

Запуск tcl скрипта должен привести к сборке проекта с исходниками в папке project_1/project_1.src/source_1/new/

Но после запуска появляется ошибка

CODE
ERROR: [Common 17-53] User Exception: Project already exists on disk, please use '-force' option to overwrite:
D:/example_1v/project_1/project_1.srcs


если добавлю -force, то папка project_1/project_1.src/source_1/new/ с исходниками удаляется.

В скрипте добавление файлов прописано

CODE
# Set 'sources_1' fileset object
set obj [get_filesets sources_1]
set files [list \
"[file normalize "$origin_dir/project_1/project_1.srcs/sources_1/new/BRAM_Memory_24x24.v"]"\
"[file normalize "$origin_dir/project_1/project_1.srcs/sources_1/new/kernel_3x3.v"]"\
]

add_files -norecurse -fileset $obj $files


Если исходники вынесу по адресу $origin_dir/project_1.srcs/sources_1/new/ , т.е. за пределы папки project_1 и отредактирую пути в скрипте, то новым проектом файлы подхватываются, но каталог project_1.srcs будет находится за пределами папки project_1.

Как отредактировать tcl файл, чтобы происходила сборка проекта в требуемом каталоге с исходниками на своих местах?
tcl файл прилагаю.



Прикрепленные файлы
Прикрепленный файл  write.rar ( 1.99 килобайт ) Кол-во скачиваний: 7
 
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Alexey_Rostov   tcl на FPGA   Mar 11 2018, 10:07
- - one_eight_seven   Цитата(Alexey_Rostov @ Mar 11 2018, 13:07...   Mar 12 2018, 10:29
- - Leka   Цитата(Alexey_Rostov @ Mar 11 2018, 13:07...   Mar 12 2018, 11:07
- - yes   vivado принуждает юзеров использовать tcl - через ...   Mar 12 2018, 11:21
- - RobFPGA   Приветствую! Tcl почти что стандарт для контр...   Mar 12 2018, 12:12
|- - AVR   Цитата(RobFPGA @ Mar 12 2018, 15:12) Или ...   Mar 12 2018, 12:28
|- - RobFPGA   Приветствую! Я еще хотел эту раставлялку (и н...   Mar 12 2018, 12:43
- - Leka   Еще повод для Tcl - использование virtual JTAG вме...   Mar 13 2018, 14:32
|- - Leka   Цитата(Leka @ Mar 13 2018, 17:32) Еще пов...   Mar 22 2018, 20:07
|- - Alexey_Rostov   Цитата(Leka @ Mar 22 2018, 23:07) Не хват...   Mar 23 2018, 03:24
|- - Leka   Цитата(Alexey_Rostov @ Mar 23 2018, 06:24...   Mar 23 2018, 07:59
- - GriXa   В своих проектах использую tcl скрипты для автомат...   Mar 23 2018, 06:23
- - AnatolySh   Цитата(Alexey_Rostov @ Mar 11 2018, 13:07...   Mar 28 2018, 18:55
- - AnatolySh   Вот ещё статья по теме: Использование TCL в разраб...   Apr 4 2018, 19:32
- - Kuzmi4   В догонку от того же товарища на гитхабе: TCL scri...   Apr 5 2018, 07:53
|- - AnatolySh   Кстати, у Альтеры есть презентация по теме: Quartu...   Apr 6 2018, 14:05
|- - Tpeck   Цитата(Kuzmi4 @ Apr 5 2018, 10:53) В дого...   May 8 2018, 12:46
|- - RobFPGA   Приветствую! Цитата(Tpeck @ May 8 2018, ...   May 8 2018, 12:59
|- - Tpeck   Цитата(RobFPGA @ May 8 2018, 15:59) Приве...   May 8 2018, 14:04
|- - RobFPGA   Приветствую! Цитата(Tpeck @ May 8 2018, 1...   May 8 2018, 14:15
|- - Marat Zuev   И, вроде, вот это ещё не упоминали: Quartus Prime ...   May 10 2018, 12:38
- - Shivers   Так а в чем проблема? Файл D:/example_1v/project_1...   May 13 2018, 18:43
|- - Alexey_Rostov   Цитата(Shivers @ May 13 2018, 21:43) Так ...   May 13 2018, 23:09
- - Opex   Папка project_1/project_1.src управляется средой, ...   May 14 2018, 06:33
|- - Alexey_Rostov   Цитата(Opex @ May 14 2018, 09:33) Папка p...   May 14 2018, 09:24
|- - RobFPGA   Приветствую! Цитата(Alexey_Rostov @ May 1...   May 14 2018, 09:33
|- - Alexey_Rostov   Цитата(RobFPGA @ May 14 2018, 12:33) Прив...   May 14 2018, 11:09
- - R6L-025   Использую tcl для парсинга verilog кода. Удобно из...   May 14 2018, 19:12


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th August 2025 - 00:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01396 секунд с 7
ELECTRONIX ©2004-2016