| |
 Требуется удаленное обучение Verilog в Quartus 18, Практическое изучение на конкретном примере |
|
|
|
|
 May 20 2018, 05:14
|
Группа: Участник
Сообщений: 5
Регистрация: 20-05-18
Пользователь №: 104 441
|
Необходим ОПЫТНЫЙ учитель(наставник) для первоначального практического изучения Verilog HDL в IDE Quartus 18
Задача :
Линейный датчик изображений + АЦП (LVDS) + FPGA Cyclone V
Читаем данные с сенсора, оцифровываем + небольшая обработка (усреднение и т.д.) на FPGA и выводим на монитор (D-Sub, HDMI).
Работа в выходные через TeamViewer
Оплата почасовая ( планируется от 4 до 10 выходных дней)
Удаленно делаем проект, поясняем возникающие вопросы по базовой работе в данной среде, симуляция проекта и т.д.
Жду предложений с указанием цены за час практического обучения на e-mail myfpga@mail.ru
(на предложения без стоимости часа обучения не отвечаю)
На форуме не бываю, прошу писать сразу на e-mail !
Приоритет отдам специалисту, который продемонстрирует какие то свои реализованные проекты (ссылки, фотографии,видео, описание)
|
|
|
|
|
|
|
 |
Ответов
|
|
May 24 2018, 07:49
|
Частый гость
Группа: Участник
Сообщений: 160
Регистрация: 21-06-16
Пользователь №: 92 272
|
Прежде чем приступить к созданию нового проекта, следует выбрать метод описания разрабатываемого устройства и, соответственно, средств синтеза. Исходная информация, описывающая проектируемое устройство, может быть представлена в виде принципиальных схем, описаний на языках HDL (HardwareDescription Language), диаграмм состояний, пакетов и библиотек пользователя. Наиболее привычным и наглядным для разработчиков является схемотехнический метод описания. Также большое распространение получили языки описания аппаратуры высокого уровня, в первую очередь, VHDL™ и Verilog™. На практике используют смешанный метод: каждый функциональный блок разрабатываемого устройства описывается на одном из языков HDL, а их соединение представляется в виде соответствующей принципиальной схемы. Нужно отметить, что не все конструкции HDL могут быть однозначно обработаны компилятором поэтому в первую очередь нужно учитывать особенности разработки схемы.
|
|
|
|
|
|
Сообщений в этой теме
 myfpga Требуется удаленное обучение Verilog в Quartus 18 May 20 2018, 05:14 Aldec Для обработки данных с АЦП нужно разработать схему... May 20 2018, 07:08  myfpga Цитата(iosifk @ May 24 2018, 15:11) Это з... May 24 2018, 11:52 iosifk Цитата(myfpga @ May 24 2018, 14:52) В топ... May 24 2018, 12:07 myfpga Цитата(iosifk @ May 24 2018, 19:07) Читай... May 24 2018, 12:12 Leka Цитата(iosifk @ May 24 2018, 15:07) Цена ... May 24 2018, 13:43 myfpga Цитата(iosifk @ May 24 2018, 19:07) письм... May 24 2018, 15:15 Aldec Практические курсы в МГТУ от 29000р
Базовый курс... May 25 2018, 08:24 atman Цитата(myfpga @ May 20 2018, 10:14) Необх... May 25 2018, 11:40 Leka Цитата(atman @ May 25 2018, 14:40) Я зани... May 25 2018, 15:53 baumanets Цитата(Leka)Это не студенты, а бараны.
Цитата(atm... May 25 2018, 16:00 atman Цитата(Leka @ May 25 2018, 20:53) Это не ... May 25 2018, 16:05 baumanets Цитата(atman @ May 25 2018, 19:05) Любой ... May 25 2018, 16:37 Leka Цитата(baumanets @ May 25 2018, 19:37) А ... May 25 2018, 20:38 yes Цитата(atman @ May 25 2018, 14:40) И да. ... May 25 2018, 18:41 atman Цитата(yes @ May 25 2018, 23:41) вообще-т... May 26 2018, 03:09 myfpga Со специалистом я определился.
За добрые советы в... May 26 2018, 03:23
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
