Перенос данных между доменами Опции

[_Anatoliy]

Переход шины данных выполняется из домена 275МГц в домен 137,5МГц(децимация после фильтра). Причём STA на эту шину смотрит весьма положительно(см. скриншот). А сигнал-тап показывает в районе курсора явный "выбой" четырёх бит из шины. И по поведению в проекте я вижу что после децимации сигнал очень шумный(полно "иголок"). Сетапы-холды соблюдаются а шина "крошится". Это как? Что посоветуете, коллеги? Вообще-то я всегда доверял STA.

Эскизы прикрепленных изображений

 

[Flip-fl0p]

Переход шины данных выполняется из домена 275МГц в домен 137,5МГц(децимация после фильтра). Причём STA на эту шину смотрит весьма положительно(см. скриншот). А сигнал-тап показывает в районе курсора явный "выбой" четырёх бит из шины. И по поведению в проекте я вижу что после децимации сигнал очень шумный(полно "иголок"). Сетапы-холды соблюдаются а шина "крошится". Это как? Что посоветуете, коллеги? Вообще-то я всегда доверял STA.

А как осуществляется перенос из домена в домен ?
Обычно домены помечают, как пути которые STA вообще не должен анализировать.

[_Anatoliy]

А как осуществляется перенос из домена в домен ?
Обычно домены помечают, как пути которые STA вообще не должен анализировать.

1). Здесь data50 в домене 275, а data50r в домене 137,5МГц

Код

PROCESS (iclk2x)
BEGIN    
    if Rising_Edge(iclk2x) then
        data50r <= data50;
    end if;
END PROCESS;

2). Вы не правы.

[quato_a]

1). Здесь data50 в домене 275, а data50r в домене 137,5МГц

Код

PROCESS (iclk2x)
BEGIN    
    if Rising_Edge(iclk2x) then
        data50r <= data50;
    end if;
END PROCESS;

Ставьте через 2 регистра, либо через разноклоковое FIFO, либо рукопожатиями (handshake).

[iosifk]

Ставьте через 2 регистра, либо через разноклоковое FIFO, либо рукопожатиями (handshake).

Вообще нет смысла гнать всю шину через 2 регистра. Можно это сделать с сигналом "готовность" и по его приходу читать данные...

[_Anatoliy]

Вообще нет смысла гнать всю шину через 2 регистра. Можно это сделать с сигналом "готовность" и по его приходу читать данные...

Ребята, давайте жить дружно... Какая готовность? Шина идёт с выхода фильтра, поток идёт непрерывно.
А второй регистр,согласен, конечно смысла не имеет.

все советы для асинхронных доменов

а data50 тикает каждый такт на 275 или через один?
может поэкспериментировать с привязкой этого "через один" - то есть добавить регистр с енабле на 275, а это енабле с т-триггера или его инверсии
ну или фазу этого 137.5 подвигать, они же из одной PLL идут?

ну а вообще никогда такого не видел, чтобы синхронные домены неправильно защелкивались - может в железе не все чисто? с формированием тактов, например

1).data50 тикает каждый такт на 275МГц.
2). Насчёт фазы - есть ещё куча всего разного в этих доменах, стоит 10 раз подумать прежде чем крутить...
3). Я тоже в ступоре... У меня был рабочий проект с банком из пяти фильтров, заказчик попросил добавить ещё один фильтр и пошло-поехало...

Не знаю что за оболочка. Но для Xilinx например отлично переход получается если оба клока сгенерены из одного делением на два.

Где глюк если честно по картинкам не понял



iclk2x это 275 МГц? Должна же быть половинная?

Сорри, это я недорассказал...
Intel Quartus
iclk2x - 137,5МГЦ
iclk4x - 275МГЦ (в этом домене порождается шина data50)
Клоки из PLL