Непонятка с AD9272, раздваивает биты Опции

[Petrovich]

Всем привет.
На ровном месте возникла непонятка с AD9272. Никогда с ней не работал. Сделал плату, подключил выходы к MAX10 по LVDS. Все тактируется , данные идут но когда начал разбирать, что же собственно идет, то выяснилось, что ВСЕ передаваемые биты удвоенны. Если включить тестовый режим ( в рег. 0x0d записать например 0х01) должно передаваться слово 0b100000000000, а в реальности передается 0b110000000000. Для всех остальных тестовых режимом то же самое. Сначала думал, что приемник LVDS выделывается... снизил частоту семплирования до минимума, что бы глянуть осциллографом, и таки да... передаваемый бит длиннее в два раз. Налазит и на фронт и на спад DCO. На картинке это видно. Розовое- битовый поток, желтый- DC и голубой- FC. Зависимости от частоты тактирования нет, принимаю одинаково что на 5МГц что на 50МГц.
Все мысли, что были, закончились. Может кто либо сказать в чем дело?

[_pv]

длительность бита правильная, просто похоже данные захватываются по положительному фронту, а не по отрицательному, т.е. одновременно с тем как данные выставляет АЦП

[Petrovich]

длительность бита правильная, просто похоже данные захватываются по положительному фронту, а не по отрицательному, т.е. одновременно с тем как данные выставляет АЦП

хм...так в этом ацп ddr , так что захват и по фронту и по по спаду. Вот как раз два бита и получаются.

[_pv]

хм...так в этом ацп ddr , так что захват и по фронту и по по спаду. Вот как раз два бита и получаются.

да действительно,
там есть какой-то низкоскоростной режим, который что-то с pll делает, для работы на совсем низкой частоте. попробуйте его включить/выключить.
ну и другие паттерны чтобы убедиться что он действительно на вдвое меньшей частоте данные выдвигает и четные биты съедает.

[Petrovich]

да действительно,
там есть какой-то низкоскоростной режим, который что-то с pll делает, для работы на совсем низкой частоте. попробуйте его включить/выключить.
ну и другие паттерны чтобы убедиться что он действительно на вдвое меньшей частоте данные выдвигает и четные биты съедает.

Что то не нашел я такого режима, просто написано, что ниже 10мгц не работает, на самом деле работает до 5ти мгц, ниже уже все срывается и тактирования нет. На картинке, как раз представлена работа на 5мгц. На 10ть тоже самое, выше уже осциллограф плохо видит. Но приемник lvds принимает одинаково два бита, так как видно на картинке, на любой частоте от 5ти до 50ти. И как я уже и писал эффект еще более странный, если бит стоит в четной позиции, то передается два раза, если в нечетной то вообще нет ни чего. Судя по всему на работает стробирование по спаду DC.

P.S/ Пардон, есть такой режим, но суть передачи от этого не меняется, просто разрешается работа на еще более низкой тактовой.