реклама на сайте
подробности

 
 
> Переброс программой " свапированных" цепей в "многогейтовом" символе, Переброс программой " свапированных" цепей из одного гейта в д
Notka
сообщение Jun 5 2018, 12:56
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 10-04-08
Пользователь №: 36 660



Здравствуйте!
Прошу прощения, если подобная тема уже существовала и я не смогла её найти...
Проблема вот в чем: при swap/перепиновке цепей Cadence в схематике оставляет цепь на том же месте где она была изначально, а меняет номер пина/название цепи в в символе. Если это одногейтовый компонент - проблем нет. Если это компонент из нескольких гейтов, но перепиновка разрешена только в пределах гейта - тоже нет проблем. Проблема возникает когда компонент из нескольких гейтов и перепиновка разрешена и между гейтами тоже ( например между банками в ПЛИС, где, как правило один гейт - это один банк), в этом случае пины перемешаются между банками, что на мой взгляд напрочь уничтожит правило один гейт - один банк, и значительно усложнит работу с такой схемой. crying.gif Поделитесь, пожалуйста, опытом решения данной проблемы...
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Notka
сообщение Jun 5 2018, 13:53
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 10-04-08
Пользователь №: 36 660



Цитата(Uree @ Jun 5 2018, 17:04) *
Свап на схеме решает все проблемы. Особенно в случае FPGA. Видишь что меняешь, видишь куда...


В процессе трассировки перепиновку/swap приходится делать неоднократно ( например при трассировке DDR) и удобнее делать это в brd и потом уже окончательный результат передавать swp файлом разработчику и грузить его в схему. Как в схеме можно предугадать куда мне удобнее перекинуть эту цепь? и что значит " свап на схеме"? И как-то этот вариант еще можно реализовать, если разработчик сам и разводит плату, но если это разные люди, то к разработчику не набегаешься....
Go to the top of the page
 
+Quote Post
PCBtech
сообщение Jun 6 2018, 19:37
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 092
Регистрация: 22-12-04
Из: Москва
Пользователь №: 1 623



Цитата(Notka @ Jun 5 2018, 16:53) *
В процессе трассировки перепиновку/swap приходится делать неоднократно ( например при трассировке DDR) и удобнее делать это в brd и потом уже окончательный результат передавать swp файлом разработчику и грузить его в схему. Как в схеме можно предугадать куда мне удобнее перекинуть эту цепь? и что значит " свап на схеме"? И как-то этот вариант еще можно реализовать, если разработчик сам и разводит плату, но если это разные люди, то к разработчику не набегаешься....


Allegro FPGA System Planner вам в помощь.


--------------------
На правах рекламы:
Для тех, кому нужна современная профессиональная и недорогая САПР печатных плат, взамен P-CAD!

Продлена промо-акция: 19.9 тысяч рублей за годовую сетевую лицензию OrCAD Standard!
В лицензию входит схемный редактор OrCAD Capture, базовый редактор печатных плат на базе Allegro PCB Editor,
с возможностью работы с дифференциальными парами со статическим контролем фазы,
редактор правил и ограничений, 3D-просмотр со STEP-моделями, расчет импеданса, работа с микроотверстиями,
и импорт-экспорт производственных файлов. Прилагается импорт проектов из P-CAD2006.
Все, что нужно для трассировки типовых многослойных плат - всего за 19.9 тыс.рублей в год!

Подробности:
https://www.pcbsoft.ru/orcad-za-19900
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 30th July 2025 - 15:21
Рейтинг@Mail.ru


Страница сгенерированна за 0.01405 секунд с 7
ELECTRONIX ©2004-2016