Цитата(Uree @ Jun 7 2018, 17:29)

Не знаю, что именно у вас проектируется, но задать правильно свап одного интерфейса ДДР3 разделенного на 2-3 банка с разделением на адреса/данные(отдельно каждая байт-группа)/остальные сигналы, причем так, чтобы если не-ДДР, то можно было свапить любой пин с любым... Хотелось бы увидеть реализацию.
Трассировку DDR я привела в пример, когда говорила об удобстве свапа в рсв, а не в схематике. Конечно, перепиновка DDR допустима только в своем банке и именно с таким разделением, как Вы пишите. Обычно между банками FPGA приходится перекидывать статические веревки, и сейчас утешает только то, что их обычно немного и количество возможных банков ограничено. Картинки "чудесного" свапа с такими веревками на FPGA у меня сейчас нет, но есть разъем в котором каждый рад - отдельный гейт в символе и допускалась перепиновка между некоторыми рядами. Что в итоге получилось на схеме видно на картинке.