PCIe and FPGA Опции

[polyvyannyy]

Всем привет, уважаемые форумчане!
Возникла необходимость поднять на девборде PCIe 3x8. Референсный дизайн загружен и все работает.
Но теперь нужно сделать прием и отправку своих данных с/на хост. И вот тут то возникла куча вопросов и непониманий. Информации по теории PCIe полно, но никак не удается найти конкретики относительно ПЛИС...какой именно у меня должен быть порядок действий со стороны ПЛИС, чтобы организовать чтение/запись данных в ОЗУ хоста? таблица дискрипторов...кто её формирует, где она хранится?В голове каша и нет четкого понимания.
Прошу помощи у опытных в данной теме людей.
За любые ссылки, проекты, которые можно взять за основу, буду благодарен.

Сообщение отредактировал polyvyannyy - Jun 6 2018, 07:32

[dxp]

AVR, а вы проводили функциональное моделирование в симуляторе вашего PCIe устройства? И по гайду сразу в синтез и оно работает без вопросов?

Я правильно понимаю, что ваша реализация - на Альтере? Какую микросхему использовали? Какие параметры линка (ген, ширина)? Каких скоростей удалось достичь? Или это вам было не нужно (трафик небольшой)?

[AVR]

AVR, а вы проводили функциональное моделирование в симуляторе вашего PCIe устройства? И по гайду сразу в синтез и оно работает без вопросов?

Что Lattice что Altera - PCI-E заработало без вопросов, без всяких моделирований. Хотя я оборачивал ядро во враппер, и моделировал логику работы самого устройства в Modelsim - так было удобнее, чем ковыряться в железе. Но по шине, повторюсь, никакой возни не было.

Я правильно понимаю, что ваша реализация - на Альтере? Какую микросхему использовали? Какие параметры линка (ген, ширина)? Каких скоростей удалось достичь? Или это вам было не нужно (трафик небольшой)?

Пока что скромно - 1.0 x1, скорость получал 170+ Мбайт/с от ПЛИС в хост.