Цитата(Asb @ Sep 20 2006, 19:13)

Ну 40 ГБит это некоторое преувеличение.

Реально 12 бит x 2 ГГц. (АЦП).
Делать скорее всего будем так: 2 канала по 12 бит на 1ГГц в одном кабеле (что то типа SCSI-5), естественно LVDS. Xilinx Virtex4(5) -> National DS15BR400 -> кабель -> Virtex4(5).
Что касается оптики - есть такая штука - AFBR-732x - 12 каналов х 2.5 ГГц от Agelent (
http://www.avagotech.com/products/parametr...961,C5063,C5144 ), но вроде как на малые расстояния смысла использовать нет.
P.S. Спасибо за советы.
P.P.S Конструктивная критика приветствуется.
М-да это для мужчин...
Поделить на два канала очень верно, и я бы не пренебрегал мультиплексорами (AT84CS001) их тоже не зря придумали. Так в DDR скорость у приемника в FPGA падает до 125MHz. Вот сомнения меня берут, а так ли Вам надо гнать весь поток в кабель? Какое у Вас временное окно (ну не час Вы мерить собрались!) и какой триггер? При той площади платы, что уже получилась и стоимости проекта (явно не 10$) не проще поставить память пошустрее? А уж лить в канал осмысленно и степенно.