Alt_pll не может выдать нужный клок., Есть выход? Опции

[new123]

Коллеги, добрый день.

Может есть какие способы? PLL из входящей 25Mhz не может скалькулировать нужную 322. Предлагает только 312.
Кроме как микруху PLL поставить.

небольшая ремарка. ВСпомнил что надо новый pll создать. Но все равно, на 1Mgz разницу делает.

[warrior-2001]

Доброго времени суток!
Думается мне, что 10G не поднять таким способом.
В крайнем случае можно сделать петлю в ПЛИС - выдать на выход pll промежуточный клок и завести на вход pll2. Именно с пинами - так сигнал получше получается да и температуру пройти легче, ибо соединение двух pll подряд частенько печку не проходит по моему опыту. А с кольцом я до 5 Гбит поднимал.

[new123]

ибо соединение двух pll подряд частенько печку не проходит по моему опыту.

если я соединил два подряд pll (25mhz --> 25.78125 --> 322.265625), затактировал им 10g PHY, и в статусных у меня появились pll_lock, tx_ready, rx_ready после выхода из резета и реконфигурции, что говорит о том, что трансивер на оба канала сконфигурировался и готов к приему/передачи, это говорит о том, что проверка пройдена? я плохо, к сожалению, понимаю, что такое "не пройти печку". Задним умом понимаю, что с нагревом связано =))