Стандарты разработки на Verilog/SystemVerilog, Кто какие знает/кто какие использует Опции

[flammmable]

Есть ли какое-то подобие MISRA-C, но только для Verilog?
Пока нашел стандарт разработки от Freescale.
Вообще, есть ли у вас корпоративные/личные правила разработки? Какие вы ставите префиксы у названий переменных регистров и цепей? Предпочитаете camelCase или under_score? Как размещаете состояния FSM внутри always? Предпочитаете FSM с одним или с двумя always? И т.д.

[Nieve]

Довольно сложно, я бы даже сказал невыполнимо взять и договориться всем разработчикам.
Если говорить о входны сигналах, то часто ставят префикс "i" или "in", соответственно "o" или "out" у выходных.
А вообще у Иосифа Григорьевича в "Краткий курс HDL. Часть 3. О написании кода <вообще> ..." есть примеры и рекомендации.