Стандарты разработки на Verilog/SystemVerilog, Кто какие знает/кто какие использует Опции

[flammmable]

Есть ли какое-то подобие MISRA-C, но только для Verilog?
Пока нашел стандарт разработки от Freescale.
Вообще, есть ли у вас корпоративные/личные правила разработки? Какие вы ставите префиксы у названий переменных регистров и цепей? Предпочитаете camelCase или under_score? Как размещаете состояния FSM внутри always? Предпочитаете FSM с одним или с двумя always? И т.д.

[Doka]

Есть ли какое-то подобие MISRA-C, но только для Verilog?

всёже MISRA-C - это больше "подмножество (под)стандарта" Си обложенный рулами safety и reliability, а обсуждение как-то в стайл-гайд быстро скатилось...
(либо сравнение с MISRA-C было не очень справедливо использовано)



как пример: https://wiki.sei.cmu.edu/confluence/display...+numeric+values
т.е. для верилога это будет звучать как:
при использовании знаковой арифметики всегда объявляйте переменную с квалификатором signed

Причина редактирования: добавлен пример