Контроллер SDRAM K4S64163H-UC(L)75, С чего начать реализацию :) Опции

[mempfis_]

Привет всем !!! ))
Возникла у меня необходимость реализовать контроллер SDRAM на основе EPM570.
Так как я только начал осваивать этот тип памяти, то хотелось-бы услышать советы от людей, которые уже работали с SDRAM.
Вопросы у меня вот какие:
- Как правильно произвести инициализацию микросхемы (в каких состояниях должны быть управляющие выводы, что необходимо в неё засылать, какие задержки необходимо выдержать)
- В чём особенности записи/чтения данных для этого типа памяти. Нужно-ли при переключении микросхемы из режима чтения в режим записи и наоборот что-то менять в управляющих регистрах.
- Как и когда проводится регенерация данных, сколько она требует времени.
- Какой из режимов работы наиболее подходящий для непрерывной записи в неё одного кадра изображения (тв, чересстрочная, 50Гц, период дискретизации 62,5 нс или частота 16МГц).

Я подумал, что для непрерывной записи/считывания может подойти режим чтения полной строки с переключением банков (full page & interleaving).

Буду благодарен всем откликнувшимся.

[Gate]

1. Доки на микросхемы.
2. www.opencores.org - там был контроллер на верилоге, изучайте.
3. у альтеры есть мегакорка, установите ее и изучайте. Декрипторы исходников есть.
Сомневаюсь, что стандартный контроллер можно будет положить в макс2:
1. мал объем
2. там наверняка используется блок внутренней памяти в качестве промежуточного буфера
Так что Вам придется сильно извращаться.

[dxp]

Сомневаюсь, что стандартный контроллер можно будет положить в макс2:
1. мал объем
2. там наверняка используется блок внутренней памяти в качестве промежуточного буфера
Так что Вам придется сильно извращаться.

Да, Макс2 не очень подходит для этой задачи. У него нет памяти, а буферизация, как правило, всегда нужна на быстрых потоках данных. Второй большой минус - у него нет регистров в IO элементах. Т.е. тут и с времянками будет туговато. Лучше взять нормальную FPGA.

[-Al-]

Да, Макс2 не очень подходит для этой задачи. У него нет памяти, а буферизация, как правило, всегда нужна на быстрых потоках данных. Второй большой минус - у него нет регистров в IO элементах. Т.е. тут и с времянками будет туговато. Лучше взять нормальную FPGA.

А они и не особо нужны, там по таймингам и так все достаточно хорошо, особенно если регистр стоит в LAB, прилегающем к IO элементу, так что это не особо большой минус. А вот отсутствие RAM действительно удручает, может положение изменится с выходом MAX III

[dxp]

Да, Макс2 не очень подходит для этой задачи. У него нет памяти, а буферизация, как правило, всегда нужна на быстрых потоках данных. Второй большой минус - у него нет регистров в IO элементах. Т.е. тут и с времянками будет туговато. Лучше взять нормальную FPGA.

А они и не особо нужны, там по таймингам и так все достаточно хорошо, особенно если регистр стоит в LAB, прилегающем к IO элементу, так что это не особо большой минус.

...если... А если не стоит? Руками ставить? Гемор, имхо, все это. Во-вторых, смотря какая скорость нужна.

[-Al-]

...если... А если не стоит? Руками ставить? Гемор, имхо, все это. Во-вторых, смотря какая скорость нужна.

В Quartus в Assignment Editor есть опция Fast Output Register, так что руками ставить не придется. Quartus сам поставит туда, куда надо.

[dxp]

...если... А если не стоит? Руками ставить? Гемор, имхо, все это. Во-вторых, смотря какая скорость нужна.

В Quartus в Assignment Editor есть опция Fast Output Register, так что руками ставить не придется. Quartus сам поставит туда, куда надо.

Это Вы точно знаете (оно документировано) или догадка?

Fast IO, насколько помню, - это как раз указание разместить регистр в IO элементе.