Цитата(MegaVolt @ Jul 11 2018, 16:52)
Большой вопрос что это за генератор такой с иголками.
Дую на воду. Пытаюсь повысить надёжность проектов при разных условиях.
Может электромагнитная помеха пройти по клоку или питание на генераторе скакнёт...
Цитата(MegaVolt @ Jul 11 2018, 16:52)
Но если хочется защититься то тогда обычный делитель на 2. С выхода которого и брать клок.
Делитель не спасёт. Т.к. он может выдать импульс короче, чем то время на которое расчитан проект.
Цитата(RobFPGA @ Jul 13 2018, 10:19)
DCM это не волшебная пилюля от все болячек клока! Он не спасает от иголок, одиночных сбоев и при изменении частоты на входе. Это не PLL!. К тому же вывод lock может и не падать если на входе прошла иголка по клоку или период поплыл, особенно в DCM старых семейств Xilinx.
Поэтому желательно добивается чистоты клока на входе - ставить внешний clok cleaner на базе PLL. Или использовать внутренную PLL - если качества входного клока будет достаточно для ее надежной работы.
Что-то почитав доки я так и не понял в Spartan6 PLL и DCM построены на разных принципах или нет и чистит ли кто-то из них реально клок.
Также интересно ухудшит ли добавление PLL стабильность клока от кварцевого генератора, в приложениях где есть ЦАП, АЦП или модуляторы..?
Цитата(Dmitriyspb @ Jul 13 2018, 09:47)
На входе !!обязательно!! нужно поставить DCM.
Если вы так категоричны - должна быть апликуха от Xilinx в которой это написано красными английскими буквами. Я бы такую почитал.
Как правильно затактировать весь проект при иголке на входном клоке?, Spartan6 - DCM? Reset?
Jul 11 2018, 12:49
