Alt_pll не может выдать нужный клок., Есть выход? Опции

[new123]

Коллеги, добрый день.

Может есть какие способы? PLL из входящей 25Mhz не может скалькулировать нужную 322. Предлагает только 312.
Кроме как микруху PLL поставить.

небольшая ремарка. ВСпомнил что надо новый pll создать. Но все равно, на 1Mgz разницу делает.

[new123]

Если кто будет читать когда нибудь про тактирование 10G от pll самой альтеры. У меня stratix V.

10G от altpll затактировать оказалось реально при слабых нагрузках. При этом, что мне пришлось сделать:

1) Отказаться от встроенного контроллера перезагрузки в корке 10GBASE-R. И сделать все в ручную. Не знаю важно ли это. Но у меня оказалось да.
2) Так как идет перерасход pll в банке при таком проекте и квартус не может разместить дизайн, нужно указать корке, что клок coreclkin (тактирование rx канала) подадите сами. От этой же pll, от которой будете тактировать 10GBASE-R. Тогда 10GBASE-R не будет создавать внутри себя лишнюю pll для rx и весь дизайн уместится в банк.

3) На всякий случай, послушав опытных коллег на форуме, я приклеил радиатор и поставил куллер. Температура с торца радиатора примерно 57 градусов. С обратной стороны платы под стратиксом 48.
4) Тесты я делал с нагрузкой 10 пакетов в секунду по rx и tx, но зная стандарт 10gbase-r - там каналы постоянно нагружены и без моих пакетов.
5) Больше в проекте ничего не участвовало. Если будет интересно, напишу результат при полной нагрузке. Обязательно попробую, пока ремонтируется внешняя pll на плате.

Забыл добавить. Еще пришлось долго и муторно методом тыка (так как пока мало что в этом понимаю) бороться с warning от TimeQuest.

Сообщение отредактировал new123 - Aug 8 2018, 07:41

[Flip-fl0p]

Если кто будет читать когда нибудь про тактирование 10G от pll самой альтеры. У меня stratix V.

10G от altpll затактировать оказалось реально при слабых нагрузках. При этом, что мне пришлось сделать:

1) Отказаться от встроенного контроллера перезагрузки в корке 10GBASE-R. И сделать все в ручную. Не знаю важно ли это. Но у меня оказалось да.
2) Так как идет перерасход pll в банке при таком проекте и квартус не может разместить дизайн, нужно указать корке, что клок coreclkin (тактирование rx канала) подадите сами. От этой же pll, от которой будете тактировать 10GBASE-R. Тогда 10GBASE-R не будет создавать внутри себя лишнюю pll для rx и весь дизайн уместится в банк.

3) На всякий случай, послушав опытных коллег на форуме, я приклеил радиатор и поставил куллер. Температура с торца радиатора примерно 57 градусов. С обратной стороны платы под стратиксом 48.
4) Тесты я делал с нагрузкой 10 пакетов в секунду по rx и tx, но зная стандарт 10gbase-r - там каналы постоянно нагружены и без моих пакетов.
5) Больше в проекте ничего не участвовало. Если будет интересно, напишу результат при полной нагрузке. Обязательно попробую, пока ремонтируется внешняя pll на плате.

Забыл добавить. Еще пришлось долго и муторно методом тыка (так как пока мало что в этом понимаю) бороться с warning от TimeQuest.

А в печке устройство не тестировали ?
Как оно все пройдет температуру ?