Сгенерировать сигналы из signaltab Опции

[maxis]

Добрый день.
Есть железка выдающая видео в параллельном интерфейсе и ещё несколько сигналов, но доступ к ней сильно ограничен как по времени так и удобству подключения.
Необходимо сохранить с неё временные диаграммы выходных сигналов и сгенерировать такие же сигналы для спокойной отладки другого устройства.
Первая мысль - визуализировать входные сигналы в signaltab на отладке, а потом ручками написать блок который будет генерировать на выход такие-же.
Можно ли сделать это автоматически, или есть другой способ решить задачу проще?

[RobFPGA]

Приветствую!

...
Первая мысль - визуализировать входные сигналы в signaltab на отладке, а потом ручками написать блок который будет генерировать на выход такие-же.
Можно ли сделать это автоматически, или есть другой способ решить задачу проще?

1. Можно. 2.Конечно есть.

Слишком туманны условия чтобы давать конкретный совет.
Неплохо бы уточнить:
на чем сделанна железка,
какие интерфейсы есть,
какой объем данных нужно захватыват,
... ? ... ? ... ? ... ?

Удачи! Rob.

[maxis]

Приветствую!
1. Можно. 2.Конечно есть.

Слишком туманны условия чтобы давать конкретный совет.
Неплохо бы уточнить:
на чем сделанна железка,
какие интерфейсы есть,
какой объем данных нужно захватыват,
... ? ... ? ... ? ... ?

Удачи! Rob.

Сигналы 3.3В: Clk, HSync, EN, VSync, R[5:0], G[5:0], B[5:0], Pwm, Неизвестные[3:0].
Частота предположительно 8-11МГц, на месте буду мерить конкретную.
Необходимо снять один полный кадр, предположительно 646*344 клоков, ~700Кб.
Необходимо выдавать поток кадров непрерывно, если влезать не будет можно пожертвовать цветностью.
В наличии отладка на EP4CE10F17C8N.

Сообщение отредактировал maxis - Aug 10 2018, 08:06

[RobFPGA]

Приветствую!

Сигналы 3.3В: Clk, HSync, EN, VSync, R[5:0], G[5:0], B[5:0], Pwm, Неизвестные[3:0].
Частота предположительно 8-11МГц, на месте буду мерить конкретную.
Необходимо снять один полный кадр, предположительно 646*344 клоков, ~700Кб.
В наличии отладка на EP4CE10F17C8N.

Если под отладкой Вы имеете ввиду голый EP4CE10 FPGA ALTERA Cyclone IV Evaluation Development Core Board то тогда захватывать получится только по частям (построчно или блоками строк) ну а выводить можно например через самописный UART чтобы с SignalTap не заморачиватся. Через него же и управлять (номера строк задавать). Будет Вам автоматизация на коленке.

Необходимо выдавать поток кадров непрерывно, если влезать не будет можно пожертвовать цветностью.

???

Удачи! Rob.