LUT6 / LUT5 в новых Ксайлинсах не дали никакого выигрыша в сравнении с LUT4 Латиса, при переносе простого (много повторяющихся модулей) проекта Опции

[yes]

удивительно, я рассчитывал на значительное улучшение, раза в полтора...
притом, что стоимость даже спартана-7 с равным числом ЛУТов раза в 3 больше, я уже не говорю про артиксы и цинки

вобщем понятно, что надо проект переделывать, запускать на более высокой частоте и т.п. чтобы были видны преимущества Ксайлинсов, но то что простой код упаковывается одинаково в LUT4 и LUT6/5 - как-то неожиданно...
или проект такой попался?

[RobFPGA]

Приветствую!

удивительно, я рассчитывал на значительное улучшение, раза в полтора...
притом, что стоимость даже спартана-7 с равным числом ЛУТов раза в 3 больше, я уже не говорю про артиксы и цинки

вобщем понятно, что надо проект переделывать, запускать на более высокой частоте и т.п. чтобы были видны преимущества Ксайлинсов, но то что простой код упаковывается одинаково в LUT4 и LUT6/5 - как-то неожиданно...
или проект такой попался?

Как раз ничего удивительного - если изначально дизайн делался с расчетом на целевую архитектуру (в первую очередь с ограничением сложности и числа слоев логики между регистрами) то разница будет небольшой.
А вот когда можешь позволить делать что то типа такого

Код

var <= var + arg1 + ( sel1 ? arg2 : arg3) << (arg4[sel2]+arg5[sel3]) - arg6;

и это сразу работает за один такт там где раньше приходилось размазывать по конвейеру на 2-3 такта то тогда начинаешь ленится понимать разницу.

Удачи! Rob.

[Tpeck]

А вот когда можешь позволить делать что то типа такого

Код

var <= var + arg1 + ( sel1 ? arg2 : arg3) << (arg4[sel2]+arg5[sel3]) - arg6;

и это сразу работает за один такт там где раньше приходилось размазывать по конвейеру на 2-3 такта то тогда начинаешь ленится понимать разницу.

и на какой частоте это разводится?
Какая размерность?