Переход с AXI в обычный параллельный интерфейс, Надо перейти с AXI в параллельный интерфейс для записи в BRAM Опции

[videoscan]

Народ!

Вводные данные:
- проект на Xilinx UltraScale+ (боард VCU118);
- часть содержимого пишется на HLS, часть на VeryLog.

Имеется следующая проблема:
- в проекте реализована связь с SDRAM DDR4 с использованием интерфейса AXI (на самом деле пока не реализована, но IP такой функции в Vivado есть);
- после того, как мы получили данные с DDR4 нам нужно передать их в память BRAM с обычным внешним интерфейсом (адрес, данные, запись, клок);
- сразу скажу использовать в памяти, на которую надо передать данные, интерфейс AXI невозможно, по ряду причин.

Пролистал библиотеку IP с AXI - нужного перехода не нашел. Что делать? Есть ли какие мысли?
Как вообще данные, живущие в Xilinx на AXI переходят в обычные?
Одно решение вроде как есть - использовать в интерфейсе c DDR4 не AXI, а параллельный интерфейс, но в будущем в проект будет добавлен PCI-e, а он только на AXI и работает, так что эту проблему все равно решать надо.

[RobFPGA]

Приветствую!

...
Пролистал библиотеку IP с AXI - нужного перехода не нашел. Что делать? Есть ли какие мысли?

Наверно быстро листали - не увидели AXI BRAM Controller.

Как вообще данные, живущие в Xilinx на AXI переходят в обычные?

Да по разному - зависит от того как Вы эти данные получаете и что с ними делать собираетесь.
Вообще свой контролер чтения/записи на AXI не сложен (с некоторыми ограничениями) и легко пишется под свои хотелки.

Удачи! Rob.

[videoscan]

Наверно быстро листали - не увидели AXI BRAM Controller.

Я же написал, что использовать AXI BRAM controller не могу.
Дело в том, что этих самых контроллеров на блоках BRAM в проекте очень много (около 200) и Vivado HLS не смог мне оттранслировать программу с памятью с интерфейсом AXI при таком их количестве.

Сообщение отредактировал videoscan - Aug 27 2018, 09:52

[RobFPGA]

Приветствую!

Я же написал, что использовать AXI BRAM controller не могу.
Дело в том, что этих самых BRAM в проекте очень много (около 200) и Vivado HLS не смог мне оттранслировать программу с памятью с интерфейсом AXI.

И что же у Вас торчит из HLS модуля ? На сколько я понял (после отпуска моя подсистема телепатии еще не протрезвела )

... память BRAM с обычным внешним интерфейсом (адрес, данные, запись, клок);

Так ведь? Ну и кто мешает прикрутить сюда выход блока AXI BRAМ снаружи HLS модуля? Естественно с доп дешифрацией адресов. Или использовать AXI Data Mover в обвязке простенькой FSM и счетчика слов на stream выходе как addr для BRAM. Или тот же AXI DMA ..., или ... и.т.д. и.т.п.

Удачи! Rob

[videoscan]

Приветствую!
И что же у Вас торчит из HLS модуля ? На сколько я понял (после отпуска моя подсистема телепатии еще не протрезвела )

ap_memory торчит. Сама память объявляется в внешнем VeryLog.

Так ведь? Ну и кто мешает прикрутить сюда выход блока AXI BRAМ снаружи HLS модуля? Естественно с доп дешифрацией адресов.

С этим пока не разобрался.
Думал, может есть какой ip, который это делает или я что-то совсем не понимаю.

[SFx]

ap_memory торчит. Сама память объявляется в внешнем Verilog.

так поменяйте в HLS интерфейс на m_axi.