Потребление 28nm и 20nm ПЛИС Альтера - кто эффективнее? Опции

[sast777]

Power Estimator дает обескураживающие результаты: статическое потребление новых 20nm ПЛИС больше, чем старых 28нм

Сравнение сопоставимых по ресурсам старых и новых ПЛИС:

P static для старшего 5-го Циклона (5CEFA7 - 150K LE, память 6800Kbit, 312 умножителей (18x18) ) = 0.355W

P static для сопоставимого по ресурсам 10-го Циклона GX (10CX150 - 150K LE, память 9500Kbit, 312 умножителей (18x18) ) = 0.733W

В новом семействе добавились аппаратные умножителли с плавающей запятой - все, другой СУЩЕСТВЕННОЙ разницы не видно.

Статическое потребление 28nm и 20nm ПЛИС - отличается в 2 раза, причем в ОБРАТНУЮ сторону !!!


Динамическое потребление - для максимально одинаковых условий беру процессора в SoC Циклона 5 и Ариа 10
ARM - одинаковые Cortex A9!

Power estimator только для HPS - 800MHz два ядра тестовое ПО - Stream

5-й Циклон 1.282W

10-й Ария - 1.127W

Power только для HPS - 800MHz два ядра тестовое ПО - Whetstone

5-й Циклон 0.913W

10-й Ария - 1.147W

Где ожидаемое уменьшение потребления при переходе на меньшие технологические нормы?

[prostoRoman]

Power Estimator дает обескураживающие результаты: статическое потребление новых 20nm ПЛИС больше, чем старых 28нм
....
Где ожидаемое уменьшение потребления при переходе на меньшие технологические нормы?

Увеличение статического потребления с уменьшением техпроцесса - это естественное физическое свойство кремниевой микро- и наноэлектроники. Частично или полностью оно может быть компенсировано снижением напряжения питания, но в случае ~1V дипазона снижать дальше слишком трудно при сохранении рабочих частот, вот и растёт потребление.


Динамическое потребление должно падать с уменьшением техпроцесса, но тут многое зависит от оптимизации техпроцесса (изделия семейств LP) и оптимизации схемы (тут могут быть и мены типов шин, добавление функциональных блоков к ядру, увеличение кэшей и тд. и т.п.).

Сообщение отредактировал prostoRoman - Aug 30 2018, 06:52