Потребление 28nm и 20nm ПЛИС Альтера - кто эффективнее? Опции

[sast777]

Power Estimator дает обескураживающие результаты: статическое потребление новых 20nm ПЛИС больше, чем старых 28нм

Сравнение сопоставимых по ресурсам старых и новых ПЛИС:

P static для старшего 5-го Циклона (5CEFA7 - 150K LE, память 6800Kbit, 312 умножителей (18x18) ) = 0.355W

P static для сопоставимого по ресурсам 10-го Циклона GX (10CX150 - 150K LE, память 9500Kbit, 312 умножителей (18x18) ) = 0.733W

В новом семействе добавились аппаратные умножителли с плавающей запятой - все, другой СУЩЕСТВЕННОЙ разницы не видно.

Статическое потребление 28nm и 20nm ПЛИС - отличается в 2 раза, причем в ОБРАТНУЮ сторону !!!


Динамическое потребление - для максимально одинаковых условий беру процессора в SoC Циклона 5 и Ариа 10
ARM - одинаковые Cortex A9!

Power estimator только для HPS - 800MHz два ядра тестовое ПО - Stream

5-й Циклон 1.282W

10-й Ария - 1.127W

Power только для HPS - 800MHz два ядра тестовое ПО - Whetstone

5-й Циклон 0.913W

10-й Ария - 1.147W

Где ожидаемое уменьшение потребления при переходе на меньшие технологические нормы?

[sast777]

Батарейное питание. Алгоритм на столе протестирован на Cyclone V SX EVB (максимальный по ресурсам 5-й Циклон + ARM).
Часть обработки на Verilоg, часть на C. Обязательны и Verilog, и C.
По оценке программиста - вроде укладывается по времени. Но впритык - именно по ARM (хочется побольше памяти и/или мегагерц)

Был уверен, что Arria 10SX или связка Cyclone 10GX + внешний ARM даст меньшее потребление (батарея-с)

Запустил Power Estimator - и теперь озадачен: что же меньше съест при реализации алгоритма - Cyclon V, Arria V, либо 10-е..

[DmitryR]

Обязательны и Verilog, и C.

А что у вас конкретно делается на Verilog? Мы тоже традиционно делали ПЛИС+ARM, только ARM всегда стоял отдельно, и я сейчас начинаю понимать, что при современных процессорах ПЛИС в некоторых проектах больше не нужна. Например у TI есть процессоры (AM57xx), имеющие как ядро общего назначения, так и весьма мощный DSP (и плюс ещё несколько маленьких ядер для RTOS до кучи), и я прикинул, что когда не нужна быстрая реакция на события, этот DSP всё решит запросто.