Загрузка Kintex Ultrascale, Проблемы с загрузкой Опции

[Anton1990]

Всем привет.

Есть плата с Kintex Uultrascale XCKU115, загружается от другой плис по параллельному интерфейсу в slave режиме. После загрузки проекта выставляется DONE. но иногда получается так что на некоторые выводы не приходит сигнал. Т.е. на самом пине сигнал есть (сигнал с АЦП), а внутри проекта его нет. Данная ситуация происходит спонтанно и закономерности ее появления не видно. Пайка нормальная. Если сигнал все-таки внутри плис виден, то он уже не пропадает. Есть ли какие либо соображения?
И еще: файл проекта генерируемый vivado 2018.2 почему то на 36(могу ошибаться, точно не помню) бит короче чем размер указанный в даташите. Что это? глюки вивадо? Может в xdc нужно что то прописать, а то у меня там только распиновка, стандарты и временные констрейны?
Заранее спасибо за ответы.

[Flood]

Не понимаю, что такое "левая ПЛИС"? В Китае вручную сделана? Ночью сверх плана выпущена?

Понимаю, если коробочка от ПЛИС, а внутри обломки кристалла. Но она же у автора определяется как надо, да еще и стартует.
Остаются два варианта - перемаркировка с плохого спидгрейда на -3 (это вроде ловится через сайт производителя, да и в проекте можно занизить) или битый чип. Но битый чип вряд-ли будет вести себя настолько загадочно. У него или ножка отгорит (что скорее всего мультиметром ловится), или вообще конфигурация не запустится.

Я бы лучше уточнил, что значит "внутри проекта сигнала нет". А что есть вместо него? И в какой момент в проекте этот сигнал смотрится? Сразу на ножке, или после тактирования, стробирования, или чего-то еще?
С аппаратной стороны стоит мультиметром проверить отсутствие экзотики на проблемном пине относительно аналогичных соседей.

Кстати забыл сказать что эта частота стандарта lvds приходит с внешнего разветвителя или с самого АЦП, питание разветвителя и плис 1.8В.

Если это lvds, то на обоих пинах сигнал есть? Терминирование внутреннее или внешнее? Средняя точка на своем месте?

Если не секрет, какой корпус и во сколько обошелся чип?

[serj1979]

Не понимаю, что такое "левая ПЛИС"? В Китае вручную сделана? Ночью сверх плана выпущена?

Понимаю, если коробочка от ПЛИС, а внутри обломки кристалла. Но она же у автора определяется как надо, да еще и стартует.
Остаются два варианта - перемаркировка с плохого спидгрейда на -3 (это вроде ловится через сайт производителя, да и в проекте можно занизить) или битый чип. Но битый чип вряд-ли будет вести себя настолько загадочно. У него или ножка отгорит (что скорее всего мультиметром ловится), или вообще конфигурация не запустится.

Насчёт контрафакта, вот неплохая статья:
http://icrniies.com/files/examples/9/example1.pdf

А вот позиция Xilinx по "предъявам" что ПЛИС левая (на примере XC4000):
https://www.xilinx.com/support/answers/33557.html

Кстати на форуме xilinx довольно много схожих тем: "мол купил ПЛИС, она зараза не работает как надо проверьте может левая", ответ на них см. выше.

Куплена по принципу где дешевле. Наскока я знаю цена была в несколько раз ниже ожидаемой (при том что кристалл с скоростным индексом -3).
В проекте все ок. Тактовая частота приходит в проект в котором на ней считается счетчик, который я наблюдаю. Счетчик бежит значит частота есть, не бежит - значит частоты нет (но она всегда есть на пине если смотреть осциллографом). Такие дела происходят на любой частоте вплоть до 10 МГц.
Плата собственного производства, но она же все-таки работает, хоть иногда. Если проект загрузился и частота присутствует, то она уже не пропадает, до следующей перезагрузки. Кстати забыл сказать что эта частота стандарта lvds приходит с внешнего разветвителя или с самого АЦП, питание разветвителя и плис 1.8В.

Понимаете, непонятно что не так, ПЛИС, плата, проект (хотя Вы пишете что с ним всё ОК).
Я бы "ел слона по частям", если есть возможность возьмите демоплату со схожей ПЛИС от производителя, убедитесь что проект рабочий.
Сравните разводку демоплаты (производитель выкладывает документацию) с тем что есть у Вас.
Решать уравнение с несколькими неизвестными тяжело...

Сообщение отредактировал serj1979 - Sep 21 2018, 05:45