LVDS под одной паре (без клока), Cyclone10LP и Spartan7 Опции

[AVR]

Есть связь из Spartan 7 в Cyclone 10 LP по одной дифференциальной паре проводников (есть и обратная пара). Хочется понять, как действовать, если хочется передавать данные без передачи клока?
Допустим, задействую такой код 8/10, где байт будет передаваться так, чтобы хотя бы раз в три бита будет инверсия. Ведь сам поток данных это по сути прерывистые нерегулярные такты.
Или например, буду добавлять преамбулы в начала пакетов, escape-последовательности.

Вообще, реально ли какими-то алгоритмическими мерами и кодами, просто принимая поток с LVDS (от 10 до 400 Мбит/с, но каждый раз это константа), учитывая что тактовые не синхронные (хотя их стабильность 50 ppm) и плавают, что мы не знаем где центр глаза, как-то принимать данные, как-то делать обнаруживать битовые сдвиги и компенсировать их?

Нужно именно не задействовать хитрые режимы PLL, задержки, приемы на разных фазах, потому что возможности Cyclone 10 LP тут ничтожны. Или я ошибаюсь?

Опираюсь на бутылочное горлышко - на ту ПЛИС из этих двух, что имеет наименьшие возможности (C10LP), пусть будет единое со Spartan 7 решение.

[MegaVolt]

Допустим, задействую такой код 8/10, где байт будет передаваться так, чтобы хотя бы раз в три бита будет инверсия. Ведь сам поток данных это по сути прерывистые нерегулярные такты.
Или например, буду добавлять преамбулы в начала пакетов, escape-последовательности.

Вообще, реально ли какими-то алгоритмическими мерами и кодами, просто принимая поток с LVDS (от 10 до 400 Мбит/с, но каждый раз это константа), учитывая что тактовые не синхронные (хотя их стабильность 50 ppm) и плавают, что мы не знаем где центр глаза, как-то принимать данные, как-то делать обнаруживать битовые сдвиги и компенсировать их?

Не вижу больших проблем. Разве что частоты 400 могут вызывать вопросы.

Путь номер 1. Затащить данные на встроенные PLL и получить внутренний клок привязанный к данным. Потом принятые данные перенести в другой клоковый домен.
Путь номер 2. Тактируем с передискретизацией и воостанавливаем поток данных. Подробности описаны например тут https://www.xilinx.com/support/documentatio...tes/xapp250.pdf

[AVR]

Путь номер 1. Затащить данные на встроенные PLL и получить внутренний клок привязанный к данным. Потом принятые данные перенести в другой клоковый домен.

Это называется CDR? Clock&Data Recovery?

Путь номер 2. Тактируем с передискретизацией и воостанавливаем поток данных. Подробности описаны например тут https://www.xilinx.com/support/documentatio...tes/xapp250.pdf

На Spartan7 не проблема, это ясно, а вот на C10LP?

Вот эти варианты я и рассматриваю как самые реальные. Но с точки зрения самой "тупой" ПЛИС из этих двух.
Решение создать клок на основе данных а затем через FIFO перетащить в основной домен - идеальное решение.
Но как называется эта функция? Я запутался в куче этих всяких режимов и опций. Это и есть CDR - верно?

А вариант с внешней микросхемой SDR не рассматриваете?

Нет, причем это требование "свыше". Вот для себя для дома-хозяйства, я бы именно так и сделал в этом случае - ставил бы микросхемы, например SN65LV1023A + SN65LV1224A.

[MegaVolt]

На Spartan7 не проблема, это ясно, а вот на C10LP?

А что в нём нет триггеров? Или нельзя сдвинуть клок на 90градусов? По моему ПЛИСы сейчас же примерно равны. Плюс минус лапоть.

Вот эти варианты я и рассматриваю как самые реальные. Но с точки зрения самой "тупой" ПЛИС из этих двух.
Решение создать клок на основе данных а затем через FIFO перетащить в основной домен - идеальное решение.

Тогда манчестер вам в руки.

Но как называется эта функция? Я запутался в куче этих всяких режимов и опций. Это и есть CDR - верно?

Способов восстановления клока есть несколько.
1. Передавать клок в данных (Манчестер). Скорость передачи в два раза ниже чем может позволить линия зато всё просто на приёмной стороне.
2. Восстановление клока на PLL (DCM) установленных внутри ПЛИС.
3. Восстановление клока на специальных внешних микросхемах которые по сути представляют собой тот же PLL

[AVR]

1. Передавать клок в данных (Манчестер). Скорость передачи в два раза ниже чем может позволить линия зато всё просто на приёмной стороне.
2. Восстановление клока на PLL (DCM) установленных внутри ПЛИС.
3. Восстановление клока на специальных внешних микросхемах которые по сути представляют собой тот же PLL

1. Я понимаю что такое манчестер, только не очень ясно - так что там с этим манчестером на входе делать? Что если биты манчестера встанут неудобно относительно клока? В какой блок принимать этот манчестер?
2. DCM есть в Spartan6/7/Cyclone10GX, но не вижу подобной штуки в C10LP.
3. Есть малогабаритные такие штуки? Им что, данные на вход дают, а они клок этих данных наружу? Как называется такой тип микрух?