Altera ADC core Опции

[justontime]

Пытаюсь запустить ADC на MAX 10, что-то не очень (мягко говоря) получается...

Для начала, кто-нибудь знает, чем отличаются clock и adc_pll_clock ? Типа по clock идет общение с внешним миром, а adc_pll_clock только для преобразования A->D ? Если так, они должны быть как-то синхронизированы и т.д. ?

[andk]

Гхм. Подробный вопрос - подробный ответ.
Ну конечно кто-нибудь знает.
https://www.intel.com/content/dam/www/progr...10-adc-15.1.pdf
Просмотрите, там совсем немного - 60 страниц с картинками.

[justontime]

Гхм. Подробный вопрос - подробный ответ.
Ну конечно кто-нибудь знает.
https://www.intel.com/content/dam/www/progr...10-adc-15.1.pdf
Просмотрите, там совсем немного - 60 страниц с картинками.

Мне кажется, я задал достаточно определенные вопросы, а не просто попросил рассказать вообще... А ADC UG у меня и так последние пару дней любимое чтиво...

Ладно, с clk я уже разобрался (все, как и предполагал), возник другой вопрос. Использую только один аналоговый вход - ANAIN, а выводы ADCx (пара из них) задействованы как обычные GPIOs. При этом в процессе генерации ADC core указал, что используется только channel 0, в sequencer указал, что slot 1, привязан к ch 0.
Тем не менее, при компиляции ругается, что "Can't place multiple pins..." именно на те ADCx, которые у меня задействованы, как GPIOs.

Где ему еще нужно сказать, что эти ноги нафиг для ADC не нужны ???