Проблемы SDRAM, Согласование переферии и SDRAM CTRL Опции

[Serega Doc]

У меня два FIFO буффера связанные с SDRAM контроллером
Один передает информацию на контроллер (в память соответсвнно), а другой принимает прочитанные данные из памяти. Проблема в организации управления двумя FIFO буфферами. Потому что при чтении латентность есть а при записи нет. Может у когото была такая проблема

[Serega Doc]

Пасибо! Объясните только что значит слои?

[Andrey Filippov]

Пасибо! Объясните только что значит слои?

Совсем, наверное, на эту тему отвык по русски писать (к понедельнику статью в Xcell сдавать надо). Я имел в виду просто регистр шириной в ширину шины данных. Два "слоя" вносят задержку в два такта - один обычно стоит в блоках ввода/вывода, а второй (когда нужен) - уже внутри, ближе к источнику (приемнику) - например после/перед блоком памяти, используемой как FIFO (у такой памяти, обычно, временные параметры хуже чем у просто регистров).
Хотя "слой", все-таки, наверное, правильно - от распространяется на все (или часть) входных и/или выходных сигналов, не обязательно входящих в одну шину.