Судя по мануалу на выходе clock&data - сначала прет синхронизация по RCL потом вместе с синхронизацией начинают передаваться данные по RDT по 4 бита + 5 бит паритета. Активный уровень - 0. Месага начинается символом B оканчивается F. В конце, дай Бог памяти, еще LRC которая получается ксором всех символов начиная с B и оканчивая F. В общем как только начинается срез на линии данных (Bh) начинаешь принимать биты складывая в тетрады, не забывая проверять паритет. Чисто с головки идет F2F. Простейшая штука - ноль и единица отличаются длительностью. Передается без синхронизации. Поэтому вначале прет много импулсов с одинаковой длительностью. Подробно расписано в исо7811.
|