Цитата(desapp @ Oct 9 2006, 13:48)

DOUT и DONE заходят на все FPGA параллельно без последовательных резисторов. Питание на 4 банке FPGA 2.5В, на XCF Vcco=2.5B
kazhetsja tebe kapatsja pridetsja, bitstream mozhno s -debug delat
i LOUT commandy dobavljat, eti s FPGA DOUT vyhodjat, tam
posmotret i sledit mozhno chto i kogda problemy delaet.
ne savsjem legkoe delo

no esli 2 rabotaet a bolsche net, to problema mozhet v signal quality
byth, esli by chtoto printsipialno nepravilno to tolko master by gruzilas
podozdi - esli vsjo dolzhno imet odnu it tu zhe conf to vsje FPGA DOUT
dolhzny v vozduche viset, to est ne ispolsvano!