Загрузка нескольких ПЛИС Spartan 3 одинаковой конфигурацией Опции

[desapp]

Имеем XC3S400 6 штук и XCF02S - 1.
Нужно получить одинаковую конфигурацию.
Первый чип ПЛИС - Master, остальные - Slave.
Вобщем все как описано в ds123 для этого случая.
Проблема в том, что более двух ПЛИС по такой
схеме не загружаются, хотя ранее четыре Spartan2
от XC18Vxx грузились без проблем
Pullup на DONE менял в дозволенных пределах - не помогает.
Может кто-нибудь дать дельный совет по решению сей проблемы?

[desapp]

antti:
FPGA DOUT не используются, имелся ввиду DO с XCF02S, идущий на D0 всех FPGA.
А вот где копаться и пытаюсь понять. Плата многослойка и все нужные трассы как назло внутри - можно только ноги поднимать.
Предполагаю, что какой-то сигнал какому-то чипу не нравится, но какой именно понять не могу - визуально (по осциллографу TDS 2022)их качество (фронты, задержки) вроде не изменяется от количества подключенных FPGA. Отсоединяю только CCLK и DONE. DO остается подключенным ко всем шести входам.

[bms]

.... визуально (по осциллографу TDS 2022)их качество (фронты, задержки) вроде не изменяется от количества подключенных FPGA. Отсоединяю только CCLK и DONE. DO остается подключенным ко всем шести входам.

эээ... а что значит "вроде"? Не могли бы Вы картинки показать? Просто весьма странно - Вы отключаете нагрузки - а картина не меняется - тут что-то не так.
Фронты нужно смотреть при очень быстрой развёртке, если там где-то короткий вспелеск - его можно и не заметить. Кроме того желательно это всё смотреть активным щупом - обычный может своей ёмкостью совершенно исказить картину.

В вашем случае я думаю проблема в том, что некоректно разведены клоки. Клоки нельзя из одного источника растаскивать на шесть потребителей. В случае нескольких нагрузок их нужно размножать на специальных буферах. Иначе проблем не избежать. Документ на который Вы ссылаетесь (ds123) - лишь показывает принцип, по которому производится загрузка нескольких ПЛИС. Это не руководство к действию. Клок - это всегда особый сигнал. Клок и внутри кристалла трассируется по особому, что уж говорить о печатных платах.
То что ранее у Вас работала аналогичная схема с 4-мя ПЛИСами лишь подтверждает мою гипотезу. В таких случаях (когда один источник работает на несколько нагрузок) очень часто всё зависит от "удачности" трассировки платы. В первый раз получилось - теперь нет. Чтобы проект не зависел от этой "удачности" - клоки надо размножать, как я уже говорил. Либо очень тщательно моделировать плату перед изготовлением, но размножение всё-таки надёжнее.
Сам я имел опыт загрузки больших длинных цепочек из ПЛИСов (и не только), никогда не растаскивал клок на несколько нагрузок (очень полезная привычка на самом деле) и проблем НИКОГДА не было.

И, если я прав, что проблема в клоке, то согласовать столько нагрузок - задача нереальная. Единственный выход в данной ситуации - это повесить эдакую нашлёпку-буфер, на которой размножить клок и раздать свой собственный каждому потребителю.
Либо переделать схему/переразвести плату.