Power-Up Level, Altera, verilog Опции

[TailWind]

Как им управлять?

У меня много триггеров в дизайне.
После конфигурации нужно чтобы они были в заданных состояниях.

Для каждого триггера прописывать атрибут Power-Up Level - не удобно.

Когда у меня был QuartusII 2.2 я делал так:

Код

always @(posedge Clk or negedge Reset_)
if (!Reset_)  trigger <= 1;
else          trigger <= ....;

Обычный вериложный ресет.
Только вход Reset_ не был выведен на pin.
И всё работало.

Теперь я работаю с Cyclone, а он в Quartus 2.2 не поддерживается.
Поставил Quartus 4 - он не понимает такую конструкцию.
Quartus 6 - понимает для половины триггеров!!!

Как быть?
Чувствую придётся на ACEX и Quartus2.2 возвращаться ;(((

[vetal]

"задать значение после конфигурирования - '0' и запретить их оптимизацию".

Код

library ieee;
use ieee.std_logic_1164.all;

entity reset_module is
    port (
    clock        : in std_logic; -- system clock
    reset_n    : out std_logic
    );
end reset_module;

architecture altera_rtl of reset_module is

signal dff1    : std_logic:='0';
signal dff2    : std_logic:='0';

attribute syn_preserve: boolean;
attribute altera_attribute : string;
attribute syn_preserve of dff1: signal is true;
attribute syn_preserve of dff2: signal is true;
attribute altera_attribute of dff1 : signal is "-name POWER_UP_LEVEL LOW";
attribute altera_attribute of dff2 : signal is "-name POWER_UP_LEVEL LOW";

begin
    bechavior:process(clock)
    begin
    if (rising_edge(clock)) then
        dff2<=dff1;    
        dff1<='1';
    end if;
    reset_n<=dff2;
    end process;
end rtl;