Помогите с PCI, Схема, размещение, дрова Опции

[plis]

Необходимо создать PCI устройство, реализующее обычный UART порт, через шину PCI.

Требования:

использовать ПЛИС.
язык VHDL

Дрова под ДОС

Спецификацию читал.
Нужны советы опытных, а ещё лучше примеры, чем проще тем лучше.

[Elresearch]

Вы не можете задать системе диапазон который Вам нужен, Вы просто указываете сколько портов Вам нужно, с система выделяет сама (из своих меркантильных соображений) диапазон для вашего девайса.
Именно поэтому в примерах, везде по разному (за исключением битов 0 и 1 )
В спецификации есть такой пунктик описывающий действия при выделении адресов:
"
Implementation Note: Sizing a 32-bit Base Address Register Example
Decode (I/O or memory) of a register is disabled via the command register before sizing a
Base Address register. Software saves the original value of the Base Address register,
writes 0FFFFFFFFh to the register, then reads it back. Size calculation can be done from
the 32-bit value read by first clearing encoding information bits (bit 0 for I/O, bits 0-3 for
memory), inverting all 32 bits (logical NOT), then incrementing by 1. The resultant 32-
bit value is the memory/I/O range size decoded by the register. Note that the upper 16
bits of the result is ignored if the Base Address register is for I/O and bits 16-31 returned
zero upon read. The original value in the Base Address register is restored before reenabling
decode in the command register of the device.
"
Про то каким должен быть BAR я Вам уже написал. Для примера можно разобрать два случая.


VARIABLE IO_Q_int: STD_LOGIC_VECTOR (31 downto 5); -- регистр для хранения базового адреса IO
if CLR='1' then
IO_Q_int:="000000000000000000000000000"; -- по ресету устанавливаем регистр в 0
......................................................
......................................................
-- то что возвращаем при чтении из BAR0
CONF_OUT(4 downto 0)<= "00001"; -- указывает на то что BAR у нас для IO + количество IO портов (если не ошибаюсь 32 8-ми битных портов иль 8 32-х битных)
CONF_OUT(31 downto 5)<= IO_Q_int(31 downto 5); -- соответственно что там записано то и возвращает



и второй случай


VARIABLE IO_Q_int: STD_LOGIC_VECTOR (31 downto 4); -- регистр для хранения базового адреса IO
if CLR='1' then
IO_Q_int:="0000000000000000000000000000"; -- по ресету устанавливаем регистр в 0
......................................................
......................................................
-- то что возвращаем при чтении из BAR0
CONF_OUT(3 downto 0)<= "0001"; -- если не ошибаюсь 16 8-ми битных портов иль 4 32-х битных
CONF_OUT(31 downto 4)<= IO_Q_int(31 downto 5); -- соответственно что там записано то и возвращает