Снова стандартный вопрос: генерация двух синхронных сигналов двумя DCM. Опции

[Little_boo]

В поиске не нашел.
У меня Виртекс 2, обрабатываю и генерирую DDR поток 125 мегагерц.
Так уже исторически сложилось, что я использовал 2 тактовых сигнала: 125 мегагерц и 250, которые между собой должны быть синхронны (точнее 3 сигнала - CLK_LOW0,CLK_LOW90,CLK_HIGH). А такт на входе - 100 Мгц. Не понимаю, как решить задачу - ISE core генератор не рекомендует соединить CLKFX выход DCM с CLKIN_IN из-за clock skew, если попробовать - post fit не моделируется, и c синтезом гемор по моему, а если пытаюсь делить 250 Мгц первого DCM делителем (D триггером), то на задержке триггера синхронность теряю. Или я не знаю про правильный способ деления ? Уже крыша едет... схема при моделировании работает по одному, а после синтеза по другому...на такт

Гуру, помогите

Сообщение отредактировал Little_boo - Nov 10 2006, 01:04

[TailWind]

Я не знаю есть ли в твоём синтезаторе такое понятие как multicycle?

Она же на самом деле на 125 работает!

[Little_boo]

Как интересно .
Я в Synplify 8.5 работаю.
Что такое multicicle и как его использовать ?
У меня кстати после пары изменений и моя State машина перестала в 4 наны укладываться.