Снова стандартный вопрос: генерация двух синхронных сигналов двумя DCM. Опции

[Little_boo]

В поиске не нашел.
У меня Виртекс 2, обрабатываю и генерирую DDR поток 125 мегагерц.
Так уже исторически сложилось, что я использовал 2 тактовых сигнала: 125 мегагерц и 250, которые между собой должны быть синхронны (точнее 3 сигнала - CLK_LOW0,CLK_LOW90,CLK_HIGH). А такт на входе - 100 Мгц. Не понимаю, как решить задачу - ISE core генератор не рекомендует соединить CLKFX выход DCM с CLKIN_IN из-за clock skew, если попробовать - post fit не моделируется, и c синтезом гемор по моему, а если пытаюсь делить 250 Мгц первого DCM делителем (D триггером), то на задержке триггера синхронность теряю. Или я не знаю про правильный способ деления ? Уже крыша едет... схема при моделировании работает по одному, а после синтеза по другому...на такт

Гуру, помогите

Сообщение отредактировал Little_boo - Nov 10 2006, 01:04

[TailWind]

все больше и больше соблазн вообще отказаться от потребления напрямую 250 МГц - такое ощущение что это сделать можно.

Я к этому и клоню!

А 250 МГц используются помимо управления мультиплексором еще и при анализе протокола шины

Я не видел этот интерфейс.
Подозреваю, что управляющие сигналы можно ловить на 125.

У порта может быть конфигурационный регистр, в котором можно отключить DDR или ещё как-нибудь упростить себе жизнь.

Ты работоспособность как проверяешь?
Моделируешь или запускаешь тесты на устройстве?
Проверяешь setup'ы и hold'ы на шине?