Не победить ripple clock от дизайн-доктора. Помогите начинающему..., Макс-плюс. Графический редактор. Поиск по форуму у меня недоступен. Опции

[MaxVetrov]

Здравствуйте!

--ЧТО ЕСТЬ--
FLEX10KA. Графический редактор. Глобальный клок (60 МГц) делю Т-триггером - надо получить новый клок. На выходе Т-триггера стоит примитив GLOBAL. Полученный новый глобальный клок идет на модули нижнего уровня, тоже gdf'ы, где используется по своему прямому назначению.

--ПРОБЛЕМА--
Design Doctor предупреждает:
1. Ripple Clock detected starting with ...
2. GLOBAL primitive on node <name> feeds logic -- non-global signal usage may result.

--ЧТО ДАЛЬШЕ, ПОДСКАЖИТЕ/ПОПРАВЬТЕ ХОД МЫСЛИ--
3.Читал хэлп. Сделал вывод, что сообщение ripple clock выдается доктором всегда, когда он видит выход одного триггера заведенный на тактовые входы других триггеров.
4. Читал Report. В разделе Buried logic видел букву "G" в строке с триггером-делителем. Этого достаточно, что-бы быть уверенным в глобальности полученного клока?

(продолжение в след. посте - у меня ограничение на размер отправляемых данных)

(продожение)

--ТАКОЕ ВНИМАНИЕ К САБЖУ, ПОТОМУ ЧТО СМУЩАЕТ--
5. В симуляторе один и тот-же клок - на выходе триггера-делителя (в верхнем gdf'е) и в модулях, куда он идет (gdf'ах нижнего уровня) - имеет разную фазу. Непонятно почему.
6. По осциллографу (при отладке на столе) есть смутные сомнения - не гуляет ли внутри кристалла фаза у поделенного клока относительно фазы исходного клока. Может ли такое быть в принципе?
(Мой осцил. частоту 60 МГц берет с трудом. Точно сказать по нему, к сожалению, нельзя.)

Подскажите, пожалуста...

ps:
Понимаю, что надо работать в Квартусе, и вводить проект текстом. К сожалению пока нет времени на изучение - срочной работы много.

[sazh]

////////////////////////////////////////
Design Doctor предупреждает:
1. Ripple Clock detected starting with ...
2. GLOBAL primitive on node <name> feeds logic -- non-global signal usage may result.
/////////////////////////////////////////////////////////////////////////////////////////
Попробуйте между триггером и примитивом global поставить примитив lcell
всегда запускайте временной анализатор для контроля над проектом при использовании ripple clock.

///////////////////////////////////////////////////////////////////////////
6. По осциллографу (при отладке на столе) есть смутные сомнения - не гуляет ли внутри кристалла фаза у поделенного клока относительно фазы исходного клока. Может ли такое быть в принципе?
(Мой осцил. частоту 60 МГц берет с трудом. Точно сказать по нему, к сожалению, нельзя.)
///////////////////////////////////////////////////////////
Скорее всего гуляет фаза у поделенного клока относительно запуска какого то периодического процесса. По запуску этого процесса можно ресетить триггер, на котором делиться исходный клок.

[MaxVetrov]

////////////////////////////////////////
Design Doctor предупреждает:
1. Ripple Clock detected starting with ...
2. GLOBAL primitive on node <name> feeds logic -- non-global signal usage may result.
/////////////////////////////////////////////////////////////////////////////////////////
Попробуйте между триггером и примитивом global поставить примитив lcell
всегда запускайте временной анализатор для контроля над проектом при использовании ripple clock.

Спасибо, пробую... изучаю новые warning'и от дизайн-доктора...

Что такое временной анализатор???? (простите, не знаю)

Скорее всего гуляет фаза у поделенного клока относительно запуска какого то периодического процесса. По запуску этого процесса можно ресетить триггер, на котором делиться исходный клок.

Ищу то, за что может цепляться осцилл. С осциллом сомнения. У него полоса 200 МГц, 2 ГСэмпла/с - клок 60 МГц толком не посмотреть.

Тут еще такая фишка в дизайне схемы электрической...
Клок на Алтеру подается с ноги микроконтроллера , clock output так называемый... имхо надо еще поразбираться с качеством этого сигнала ...

Сообщение отредактировал MaxVetrov - Nov 13 2006, 14:53