Достаточно высокочастотный дифференциальный клок (100-200 МГц) имеет не 50 % заполнение- отклонение до 10-15 %. Напомните пожалуйста схемку для выравнивания заполнения до 50%. Выглядит она как дифференциальный (по входу и выходу) компаратор или приемник с линии, операционник в обратной связи с выхода на вход и немного пассивных элементов. Потерял где-то ссылку на схему и немогу найти :-(.
Группа: Участник
Сообщений: 34
Регистрация: 9-10-06
Пользователь №: 21 131
Цитата(tegumay @ Nov 21 2006, 01:48)
а может просто PLL с выравниванием на 50% ?
вроде такие есть
Ну точно, зацепиться PLL по одному фронту и все... он тебе все и свинтит, токо PLL-ку подобрать нужно.. А воротить что -то на аналоговом компараторе грустно...
Выровнять клок на 50%, Напомните схемку
Nov 9 2006, 16:31
