Трассировка SDRAM нужна консультация Опции

[asen]

Вот надо развести внешнию шину на 133МГц расположение планирую сделать таким Проц -> резисторная сборка 33 Ом -> 2 корпуса SDRAM -> 2 корпуса ПЗУ -> FPGA. ОЗУ работает на 133 мегагерцах ПЗУ медленее. Вот вопрос к знающим людям какой разброс допустим на участке SDRAM - CPU и влияют ли участки дарожек расположенные дальше от проца чем SDRAM на работу этого самого SDRAM.

PS: Где взять програмки для того чтобы все это просимулировать может есть на местном FTP никто не поделится.

[aaarrr]

А чем 16 бит не устраивает?
Просто кажется несколько странным такой подход - сначала до предела нагрузить шину, а потом мучаться с разводкой

[sff]

Просто кажется несколько странным такой подход - сначала до предела нагрузить шину, а потом мучаться с разводкой

Извиняюсь что не по теме...
А это уже "предел" шины? Я то хотел на EP9315 нагрузить 4 SDRAM (8 битных), Flash 16 бит и ISP1581..
Неужели не взлетит?

[aaarrr]

Извиняюсь что не по теме...
А это уже "предел" шины? Я то хотел на EP9315 нагрузить 4 SDRAM (8 битных), Flash 16 бит и ISP1581..
Неужели не взлетит?

Пожалуй, еще не предел: у меня стояло максимум 5 устройств на шине - никаких проблем замечено не было. Хотя в "больших" циррусовских китах буферизировано все, кроме SDRAM.

Но я не о том: вот, например, в Вашем случае - зачем нужно ставить 4 * 8 бит SDRAM? Это же куча корпусов, лишняя емкость на шине адреса, усложнение разводки и т.п. Почему нельзя поставить 16 или даже 32 бита?
Использование нескольких банков SDRAM на разных CS, по-моему, тоже странная идея. Зачем?

[sff]

Но я не о том: вот, например, в Вашем случае - зачем нужно ставить 4 * 8 бит SDRAM? Это же куча корпусов, лишняя емкость на шине адреса, усложнение разводки и т.п. Почему нельзя поставить 16 или даже 32 бита?
Использование нескольких банков SDRAM на разных CS, по-моему, тоже странная идея. Зачем?

Посмотрел 32 битные, например Micron и у на сайте написано что микросхемы с объемом более 128 мбит End of life... как-то насторожило, хотя 16 битные и 8 битные вплодь до 512 выпускаются. Не хочется проблем чтобы их найти.
Я хотел 128 мб RAM, конечно в серию это не пойдет, но так как ещё требования к интерфейсу девайса окончательно не сформировались и хотят видеть что-то промежуточное чтобы определиться Вот и решил сделать с запасом чтобы и отлаживать удобно было (а то я умудрялся все 64 мб съесть отлаживая полностю в RAM)

поставть 2 набора по 2 16битных как-то нехотелось из-за того что физическая память будет фрагментирована и придётся ещё хитрым образом OS модифицировать.. (вот в WinCE я так и не уверен можно ли без особых проблем так сделать..)

а если ставить 2 * 2 * 16 то шина адреса будет не так сильно нагружена? и не возникнет неприятностей с шиной данных...

А теперь по теме Экспортировал промежуточную разводку в HyperLynx, подключил IBIS модели ep9315, IntelFlashP33 (хотя у меня используется P30, но там не нашел её), и MT48LC32M8A2TG.. на ISP1581 что-то модели не нашел и поставил модель от флешки. Плата 4 слойка, 5mils /5 mils.
Запустил и .. фигня какая-то...
Моделирование на 133 мгц.


Линия А12 . Это нормально что пики уходят за 4V и к -1??

А вот и самая короткая A20 но тоже ведёт себя как-то нехорошо.. я даже такого не ожидал

Линия RAS, CAS и тд что-то среднее между A12 и A20.
Шины A0-A7, которые используются и в ISP1581 похожи на A12

Шина данных ведёт себя похуже..

Допустимы ли такие пики? или надо резисторы ставить последовательно? или ещё чего-то
HyperLynx рекомендовал R-C AC цепь..

[Artem-1.6E-19]

Шина данных ведёт себя похуже..

Допустимы ли такие пики? или надо резисторы ставить последовательно? или ещё чего-то
HyperLynx рекомендовал R-C AC цепь..

Вы не те шины ИМХО смотрите. U2.V8 выглядит СТРАННО. Очень. Вы уверены что он правильно включен?
И разведено немного не так.

Эскизы прикрепленных изображений

 

[sff]

Вы не те шины ИМХО смотрите. U2.V8 выглядит СТРАННО. Очень. Вы уверены что он правильно включен?
И разведено немного не так.

А какие надо смотреть?
Всмысле СТРАННО? правильно включён это про pinout? если про него то проверил, правильно.
Развел как рекомендовали

На драйвере картина кардинально улучшилась а вот на всём остальном не очень =(

A12 ведет себя отвратительно 80%, что в реальной схеме будут проблемы. Нижний ключ драйвера совсем дохлый. Спасти может повышение импеданса проводников и параллельных терминаторов, применение RC параллельных терминаторов или попытаться согласовать последовательно у драйвера.

Так я и думал что проблемы будут =(
Паралельных никак не получится выход по постоянному току маленький:
AD[25:0] EBUS 8ma Shared Address bus out
DA[31:0] EBUS 8ma PU Shared Data bus in/out

А последовательное сопротивление куда лучше ставить ближе к драйверу?
А у RC параллельных терминаторов никаких побочных эффектов не бывает?

PS: Вот посмотрел на разводку обычных PC133 там с контакотов адреса идут к центру модуля и далее трассы вправо к 4 микросхемам и влево к 4.. работает же както..

[Artem-1.6E-19]

Вы не те шины ИМХО смотрите. U2.V8 выглядит СТРАННО. Очень. Вы уверены что он правильно включен?
И разведено немного не так.

А какие надо смотреть?
Всмысле СТРАННО? правильно включён это про pinout? если про него то проверил, правильно.

Выглядело так, будто этот пин работал на передачу. вместе с пинами SDRAM.

А последовательное сопротивление куда лучше ставить ближе к драйверу?

К источнику сигнала. И к приемнику тоже. В идиале это должна быть согласованная линия.

А у RC параллельных терминаторов никаких побочных эффектов не бывает?

На мой взгляд, все неплохо у вас. Главное во всем этом, не все эти "ужасные" и некрасивые сигналы, а чтобы клок был нормальный. И чтобы к моменту прихода клока был гарантированно или ноль или один. Что будет между клоками, никого не волнует.

[sff]

Выглядело так, будто этот пин работал на передачу. вместе с пинами SDRAM.

На мой взгляд, все неплохо у вас. Главное во всем этом, не все эти "ужасные" и некрасивые сигналы, а чтобы клок был нормальный. И чтобы к моменту прихода клока был гарантированно или ноль или один. Что будет между клоками, никого не волнует.

Адресный пин на SDRAM невозможно даже сконфигурировать на передачу
А выбросы за 4V и менее -1V не способны убить микросхемы?
а то в Datasheet ах в Absolute Maximum Ratings
к EP9315 Digital Input voltage Min: -0.3 Max: RVDD+0.3 V (RVDD = 3.3 V)
к Micron у Voltage on inputs, NC, or I/O pins relative to VSS –1 +4.6 V
к JS28F128P30 Voltage on any signal (except VCC, VPP) –0.5 V to +4.1 V
к ISP1581 VI input voltage -0.5 VCC + 0.5 V (VCC = 3.3V )
меня волнует могут ли эти выбросы поубивать что-то..

[Artem-1.6E-19]

Выглядело так, будто этот пин работал на передачу. вместе с пинами SDRAM.

На мой взгляд, все неплохо у вас. Главное во всем этом, не все эти "ужасные" и некрасивые сигналы, а чтобы клок был нормальный. И чтобы к моменту прихода клока был гарантированно или ноль или один. Что будет между клоками, никого не волнует.

Адресный пин на SDRAM невозможно даже сконфигурировать на передачу

Не обратил внимания. Сори.

А выбросы за 4V и менее -1V не способны убить микросхемы?

Нет не могут. Выше защитных диодов не выпрыгнут. Но вот если рядом с микросхемой не будет конденсаторов, (влепили бы вы туда, прямо на обратную сторону микросхемы, где земляные пины шины данных. (вы прочтли что под ними рекомендуется вырез делать, чтобы СДРАМ не шумела на всю остальную схемму?)). В общем если не будет конденсаторов, то они могут и питающее напряжение микросхемы забросить за 3.3 вольта, или вниз спустить. А это уже серьезно.

а то в Datasheet ах в Absolute Maximum Ratings
к EP9315 Digital Input voltage Min: -0.3 Max: RVDD+0.3 V (RVDD = 3.3 V)
к Micron у Voltage on inputs, NC, or I/O pins relative to VSS –1 +4.6 V
к JS28F128P30 Voltage on any signal (except VCC, VPP) –0.5 V to +4.1 V
к ISP1581 VI input voltage -0.5 VCC + 0.5 V (VCC = 3.3V )
меня волнует могут ли эти выбросы поубивать что-то..

Нет. Как раз этого опасаться не стоит.

[sff]

Нет не могут. Выше защитных диодов не выпрыгнут. Но вот если рядом с микросхемой не будет конденсаторов, (влепили бы вы туда, прямо на обратную сторону микросхемы, где земляные пины шины данных. (вы прочтли что под ними рекомендуется вырез делать, чтобы СДРАМ не шумела на всю остальную схемму?)). В общем если не будет конденсаторов, то они могут и питающее напряжение микросхемы забросить за 3.3 вольта, или вниз спустить. А это уже серьезно.

Спасибо!
А вот про вырез мне ничего не попадалось, можете подсказать где про это прочитать можно?
Я там понаставил 7 кондеров на каждую SDRAM, по одному на каждый пин питания..
А "земляные пины шины данных" это как раз VssQ?
Их лучше куда лепить поближе к пинам питания или земли?

[Artem-1.6E-19]

Нет не могут. Выше защитных диодов не выпрыгнут. Но вот если рядом с микросхемой не будет конденсаторов, (влепили бы вы туда, прямо на обратную сторону микросхемы, где земляные пины шины данных. (вы прочтли что под ними рекомендуется вырез делать, чтобы СДРАМ не шумела на всю остальную схемму?)). В общем если не будет конденсаторов, то они могут и питающее напряжение микросхемы забросить за 3.3 вольта, или вниз спустить. А это уже серьезно.

Спасибо!
А вот про вырез мне ничего не попадалось, можете подсказать где про это прочитать можно?

ХЕЗ. Я не помню. Посмотрите на сайте TI в описании их DSP TMS320C6000, посмотрите на сайте Альтеры, на сайте микрона, аналогового девайса (юлекфин). Вообще почти ко всем процессорам, которые работают с SDRAM, обычно идет описание, и каике-то рекомендации. Я не помню где я это видел. Я этим полтора года назад занимался.

Я там понаставил 7 кондеров на каждую SDRAM, по одному на каждый пин питания..

Думаю что это перебор, хотя я сделал также. Но у меня одна была SDRAMина (вы абсолютно уверены что вам нужно так много?)

А "земляные пины шины данных" это как раз VssQ?

Да.

Их лучше куда лепить поближе к пинам питания или земли?

Вообще, то что земля у нас 0 а питание +5 вольт, пошло со времен ТТЛ серий. У них порог переключения был ближе к минусу, чем к плюсу. К примеру у ЭСЛ серий питание это -5.2 вольта. Так что к чему лепить ближе, это чистая условность. Главное чтобы по-короче. И самый главный сигнал в SDRAMинах это КЛОК!!! Он должен быть максимально чистым, и должен идти подальше от всех остальных сигналов.

[Paul]

Моделировать надо в Eye Mode. Там все видно гораздо лучше. В качестве примера привожу картинку. Видны фронт, спад и вершины сигналов. Также включено наложение маски допустимых значений. Сверху и снизу ограничение ставится согласно Absolute Maximum Ratings, внутри согласно пороговым значениям логических уровней для данного девайса. По горизонтали ограничение ставится согласно диаграмме работы девайса. Используются времена Tsetup, Thold. Отсчет идет относительно фронта тактового сигнала. Сигнал не имеет права попадать в запрещенные зоны.
Как я уже говорил ранее сигнал A12 надо серьезно править. Никакие ужимки и прыжки тут не помогут, а рассуждения типа clamp-diode сожрут выбросы и не парься надо считать околонаучным трепом. Диоды эти еще и выгорать умеют, если превышен Absolute Maximum Ratings. На шине A12 весьма серьезный звон, никакие конденсаторы и земляные лепестки не помогут. Звон создают подключенные по ходу шины входы микросхем. Для первой пробы можно в режиме LineSim добавить последовательное согласование на драйвере, если не поможет, попытаться отвязать резисторами от шины входы микросхем - это позволит уменьшить отражения по ходу шины. Обязательно надо устранить висящие хвосты.
Блокировочные емкости предназначены для подавления помех, порожденных именно тем девайсом, около которого они стоят. Для примера: предельная рабочая частота хорошего конденсатора 1нф X7R в режиме около 200МГц (плохого гораздо ниже), а период частоты пульсации, порожденной драйвером равен времени нарастания/спада фронта сигнала от 10 до 90%.

Прикрепленные файлы

 R1_A0.pdf ( 356.64 килобайт ) Кол-во скачиваний: 223