Трассировка SDRAM нужна консультация Опции

[asen]

Вот надо развести внешнию шину на 133МГц расположение планирую сделать таким Проц -> резисторная сборка 33 Ом -> 2 корпуса SDRAM -> 2 корпуса ПЗУ -> FPGA. ОЗУ работает на 133 мегагерцах ПЗУ медленее. Вот вопрос к знающим людям какой разброс допустим на участке SDRAM - CPU и влияют ли участки дарожек расположенные дальше от проца чем SDRAM на работу этого самого SDRAM.

PS: Где взять програмки для того чтобы все это просимулировать может есть на местном FTP никто не поделится.

[sff]

Вернёмся к А12..

Как я уже говорил ранее сигнал A12 надо серьезно править. Никакие ужимки и прыжки тут не помогут, а рассуждения типа clamp-diode сожрут выбросы и не парься надо считать околонаучным трепом. Диоды эти еще и выгорать умеют, если превышен Absolute Maximum Ratings. На шине A12 весьма серьезный звон, никакие конденсаторы и земляные лепестки не помогут. Звон создают подключенные по ходу шины входы микросхем. Для первой пробы можно в режиме LineSim добавить последовательное согласование на драйвере, если не поможет, попытаться отвязать резисторами от шины входы микросхем - это позволит уменьшить отражения по ходу шины.

Итак поэкспериментровал я с последовательными сопротивлениями.
Поставил после U2 (R1) и перед флэшкой (R2).. Флешке-то (U18) 133 mhz не нужно =)
HyperLynx рассчитал R1=51 R2=47 .. многова-то для R1 в итоге rise & fall time явно неприемлимы

Поигрался с R1 и R2 стала, конечно, линия не соглосована

но характеристики получше

По горизонтали ограничение ставится согласно диаграмме работы девайса. Используются времена Tsetup, Thold. Отсчет идет относительно фронта тактового сигнала.

А поподробнее можно... ?

в Datasheet к Micron' у сказано
Address hold time tAH min 0.8 ns
Address setup time tAS min 1.5 ns

Клок я понимаю настолько ужасен, что неприлично показывать...
(Это через сопротивление в 51 ом)


В даташите
CLK high-level width tCH min 2.5 ns
CLK low-level width tCL min 2.5
Может сделать трассу для него пошире? как его можно улучшить

и если переразводить то как лучше?

[Paul]

HL обычно перестраховывается с согласованием и дает слишком большие значения. Я беру значения ряда Е6 в меньшую сторону, а дальше настройка при моделировании. Здесь важен баланс скорость/выброс, т.е. больше скорость фронта - больше выброс.
Нужны эти времена:
Address hold time tAH min 0.8 ns
Address setup time tAS min 1.5 ns
Теперь о маске "глаза". Для простоты понимания приведу для 100 МГц, т.е. период 10нс. Клоковый сигнал имеет фронт на 50% диаграммы (в предположении, что клоки выровнены и скважность =2, а как же иначе?). Считаем 0,8нс - это 8%, 1,5нс - это 15%. Итак левая граница горизонтального участка "глаза" - 35%, правая 58%. Клюв примерно еще +- 5-10% в соотв. сторону, т.е. 30% и 63%. Так мы получили внутреннюю область запрета.
Теперь о топологии. Наблюдается большая задержка по плате, хотя согласование хорошее, можно даже попробовать уменьшить резистор до 33 Ом. В целом надо уменьшать длину пути. Как вариант можно предложить организовать несколько выровненных веток по 2 - 3 кристалла на ветке. Можно попробовать включить как по очереди, так и симметрично разветвить около пары кристаллов. Получится поддерево. Для однонаправленных шин все будет путем, для двунаправленных надо будет искать другое решение.
Итак можно рассмотреть 2 варианта топологии. Оба прилагаются. Поз обозначения в соотв. с Вашей топологией, времена по цепям условные, номиналы резисторов тоже.

Прикрепленные файлы

 Allegro.pdf ( 82.95 килобайт ) Кол-во скачиваний: 186

 

[RandI]

Теперь о маске "глаза". Для простоты понимания приведу для 100 МГц, т.е. период 10нс. Клоковый сигнал имеет фронт на 50% диаграммы (в предположении, что клоки выровнены и скважность =2, а как же иначе?). Считаем 0,8нс - это 8%, 1,5нс - это 15%. Итак левая граница горизонтального участка "глаза" - 35%, правая 58%. Клюв примерно еще +- 5-10% в соотв. сторону, т.е. 30% и 63%. Так мы получили внутреннюю область запрета.

Ээээ, можно глупый вопрос? как ставятся внешние области запрета? И почему "Клоковый сигнал имеет фронт на 50% диаграммы"?

Сообщение отредактировал RandI - Dec 6 2006, 11:55

[Paul]

Ээээ, можно глупый вопрос? как ставятся внешние области запрета? И почему "Клоковый сигнал имеет фронт на 50% диаграммы"?

По идеологии собственно метода, EYE диаграмма выстраивается от тактовой частоты, задаваемой в параметрах моделирования. Вся развертка диаграммы - 100% периода тактовой частоты. Последовательность битов накладывается побитно в окно равное периоду тактовой частоты. В синхронных системах скважность тактов должна быть =2, т.е. меандр - это аксиома и основное требование к таким системам. Поэтому фронт тактов проходит на 50% диаграммы.
Расстановка внешних областей запрета обсуждалась выше, но можно повторить: это Absolute Maximum Ratings для наиболее чувствительного кристалла в шине. Это значения предельные. Уходить в рабочий диапазон можно, а за пределы Absolute Maximum - нет. Думаю, понятно почему.

[RandI]

Ээээ, можно глупый вопрос? как ставятся внешние области запрета? И почему "Клоковый сигнал имеет фронт на 50% диаграммы"?

По идеологии собственно метода, EYE диаграмма выстраивается от тактовой частоты, задаваемой в параметрах моделирования. Вся развертка диаграммы - 100% периода тактовой частоты. Последовательность битов накладывается побитно в окно равное периоду тактовой частоты. В синхронных системах скважность тактов должна быть =2, т.е. меандр - это аксиома и основное требование к таким системам. Поэтому фронт тактов проходит на 50% диаграммы.
Расстановка внешних областей запрета обсуждалась выше, но можно повторить: это Absolute Maximum Ratings для наиболее чувствительного кристалла в шине. Это значения предельные. Уходить в рабочий диапазон можно, а за пределы Absolute Maximum - нет. Думаю, понятно почему.

Понятно, спасибо, а вообще есть какие нибудь доки по построению глазковых диаграмм?

Сообщение отредактировал RandI - Dec 6 2006, 14:01