Вы недочитали до конца. Там еще включаются внутренние pull-downы, поэтому вход находится в правильном логическом состоянии. Хотя, если к нему подключены проводники на плате надо делать выходом, чтобы не ловил помех. Конкретно с S2 не работал, с другими Xilinx FPGA работаю - неподключенные выводы остаются в воздухе и все нормально. У их же CPLD надо программировать опцию PGND, иначе входы остаются "в воздухе" без подтягивающих резисторов.
--------------------
Не бойтесь тюрьмы, не бойтесь сумы, не бойтесь мора и глада, а бойтесь единственно только того, кто скажет - "Я знаю как надо". А. Галич.
|