а кто сталкивался со сбоями "backplane" FPGA?, дополнение к "целостность конфигурации" Опции

[yes]

позволил себе начать новую тему, так как более интересны практические примеры срыва работоспособности ПЛИС

у нас по опыту работы с виртексами и спартанами часто возникала ситуация, когда достаточно сложный ДСП-шный софт по выходным данным показывал ерунду и программисты обвиняли ПЛИС в глюках (ими были составлены даже статистические таблицы и всяческие эмпирические правила, какая ПЛИС "перегревается", в какой момент после включения ПЛИС достаточно "прогрета" и т.п.)
я написал кучу софтверных тестов, которыми пытался глюк поймать (причем железки допускали возможность перезалить программу не меняя конфигурации ПЛИС). все обнаруженные глюки сводились либо к системным ошибкам, либо к ошибкам в HDL/констрейнах, а такого, чтобы был какой-то глюк в самой ПЛИС, а не ошибка проекта - не встречал

[3.14]

Я как подумаю о SRAMовой основе FPGA, так в депрессию впадаю
Как можно гарантировать/прикинуть вероятность безотказной работы да еще и с учетом обвязки питания
До анализа конфигурации во время работы еще не доходило, но сейчас заложили возможность ее анализа, посмотрим.
По своей статистике, основная доля самых ужастных "глюков" возникает из-за "забытых" путей, которые соотвественно и не ограничиваеш.
А вот, кстати, флешки слетают как ...
Причем на всем, PROM, CPLD, AVR, единственно за чем не наблюдалось - флешки для ADSP (какая то от AMD).