а кто сталкивался со сбоями "backplane" FPGA?, дополнение к "целостность конфигурации" Опции

[yes]

позволил себе начать новую тему, так как более интересны практические примеры срыва работоспособности ПЛИС

у нас по опыту работы с виртексами и спартанами часто возникала ситуация, когда достаточно сложный ДСП-шный софт по выходным данным показывал ерунду и программисты обвиняли ПЛИС в глюках (ими были составлены даже статистические таблицы и всяческие эмпирические правила, какая ПЛИС "перегревается", в какой момент после включения ПЛИС достаточно "прогрета" и т.п.)
я написал кучу софтверных тестов, которыми пытался глюк поймать (причем железки допускали возможность перезалить программу не меняя конфигурации ПЛИС). все обнаруженные глюки сводились либо к системным ошибкам, либо к ошибкам в HDL/констрейнах, а такого, чтобы был какой-то глюк в самой ПЛИС, а не ошибка проекта - не встречал

[cdg]

Из личного опыта работы, бывало, что FPGA теряли прошивку полностью(слетали из за помех по цепям конфигурирования, некачественного питания...) во время работы, но частичной потери конфигурации ни разу не наблюдали, т.е. что бы часть ПЛИС работала как ни в чем ни бывало а в остальном была- бы каша. Тоже было-бы интересно узнать а вообще в принципе такое возможно?