altclkctrl в CYCLONE II кто имел дело? Опции

[Andr2I]

Попытался использовать altclkctrl. Подключил ее вход к одному выходу PLL, а выход на внешний пин - все работает. Сделал три входа и все три к той же PLL - Квартус 6.0 ругается - требует подключить два первых входа к clock pin (что такое?). Если делаю 4 входа и первых два к земле, а вторые два к выходу PLL - все опять хорошо. Что бы это значило?

Второй вопрос - какие ресурсы потребляет altclkctrl? Что это часть блока PLL или просто указание компилятору сделать у всех триггеров несколько тактовых входов и входы разрешения?

Может эту байду можно цеплять только на вход PLL (оно очень органично вписывается в картинку PLL, из pdf), но вроде написано -"A clock control block is a dynamic clock buffer that allows you to enable
and disable the clock network and dynamically switch between multiple
sources to drive the clock network." Про PLL молчок.

[Andr2I]

Правильно, именно про этот рисунок я и говорил. И именно он фигурирует в контексте с одним единственным упоминанием в Data Sheet на Cyclone II о функции altclkctrl.

Смотрим рисунок 7-11 из ДатаСшита на Cyclon II и описание на мегафункцию altclkctrl из Helpа : входной сигнал мегафункции inclk[3..0] может быть подключен ТОЛЬКО к двум выходам PLL и двум из четырех глобальных клоковых пинов.

Я извиняюсь, но так и не понял почему входной сигнал мегафункции можно подключить только к двум выходам PLL (где про это сказано для CYCLONE II, в описании мегафункции есть рисунки для Stratix II). Более того если помотреть на рис 7-13, то можно подключить все три выхода PLL.

Эскизы прикрепленных изображений