а кто сталкивался со сбоями "backplane" FPGA?, дополнение к "целостность конфигурации" Опции

[yes]

позволил себе начать новую тему, так как более интересны практические примеры срыва работоспособности ПЛИС

у нас по опыту работы с виртексами и спартанами часто возникала ситуация, когда достаточно сложный ДСП-шный софт по выходным данным показывал ерунду и программисты обвиняли ПЛИС в глюках (ими были составлены даже статистические таблицы и всяческие эмпирические правила, какая ПЛИС "перегревается", в какой момент после включения ПЛИС достаточно "прогрета" и т.п.)
я написал кучу софтверных тестов, которыми пытался глюк поймать (причем железки допускали возможность перезалить программу не меняя конфигурации ПЛИС). все обнаруженные глюки сводились либо к системным ошибкам, либо к ошибкам в HDL/констрейнах, а такого, чтобы был какой-то глюк в самой ПЛИС, а не ошибка проекта - не встречал

[Harbour]

С альтерой замечено не было - правда питанием я ее специально не мучил.
Думаю разницы в том какая плис - SRAM или flash особой нет - если питание как следует дернуть - слететь могут IMHO и те и те . С возрастанием плотности плис появляется еще одна трабла - космические или "местного происхождения" частицы, которые вызывают изменение заряда в полупроводнике - говорят мужики из fujitsu даже софт моделирующий данную проблему разработали. Так-что будут через пару fpga только в свинцовом исполнении